fpga modelsim仿真问题

广臣

    各位大佬好，我在做一个基于fpga的高数数据采集与处理的系统，用的8位数据采集卡，初步处理后得到16位有符号数据，在接入通过fpga的滤波器ip核设计的低通滤波模块时，编译无错误无警告，但是modelsim仿真时显示以下警告：# ** Warning: (vdel-134) Unable to remove locked optimized design "_opt".  Locker is zhangguangchen@DESKTOP-A0KG7CR.#
# ** Warning: (vdel-134) Unable to remove locked optimized design "_opt1".  Locker is zhangguangchen@DESKTOP-A0KG7CR.
#
# ** Warning: (vdel-134) Unable to remove locked optimized design "_opt2".  Locker is zhangguangchen@DESKTOP-A0KG7CR.

# add wave *
# ** Warning: (vsim-WLF-5000) WLF file currently in use: vsim.wlf
#
#           File in use by: zhangguangchen  Hostname: DESKTOP-A0KG7CR  ProcessID: 8456
#
#           Attempting to use alternate WLF file "./wlftx9zv6h".
# ** Warning: (vsim-WLF-5001) Could not open WLF file: vsim.wlf
#
#           Using alternate file: ./wlftx9zv6h

    而且滤波器输出数据一直为0，在网上很少看到此类问题的解释，求指导的哥哥姐姐指导以下，不胜感激.

正点原子

帮顶

SunML

滤波器功能验证了是正常的吗，还是说目前仅到了仿真阶段？

广臣

SunML 发表于 2019-5-5 01:03
滤波器功能验证了是正常的吗，还是说目前仅到了仿真阶段？

滤波器功能仿真过了，可以滤波。但是系统里面滤波器输入时钟和之前测试时给的时钟不一样，好像有点影响，现在还在测试。