OV2640 如何设置SVGA和RGB565模式

siudya

本人使用的是ZYNQ-7000系列的FPGA，想用SVGA分辨率和RGB565格式输出，按照OV给的参考配置：


配置了以后输出ILA显示是这样的

在每一行的末尾，放大来看是这样的：

OV2640AXIS_0_wr_cnt这个信号是RGB565合成BGR888像素放入FIFO的数量，可以看到每一行只有400个像素输出
本IP的功能是OV2640转AXI_Stream，上面的都是握手和传输信号

例程的配置SVGA和配置RGB565我也试过放在一起设置，时序根本是乱的

问下是怎么回事，然后求一个同时配置SVGA和RGB565寄存器和设置值表

正点原子

我们例程默认就有SVGA的配置，你可以参考下

siudya

正点原子 发表于 2019-4-9 01:20
我们例程默认就有SVGA的配置，你可以参考下

并不行
我把你们ov2640cfg.h里面的ov2640_svga_init_reg_tbl和ov2640_rgb565_reg_tbl给配置进去了，每行像素数倒是对了，但是行数不对，而且时序离谱。图是这样的

正点原子

siudya 发表于 2019-4-12 23:49
并不行
我把你们ov2640cfg.h里面的ov2640_svga_init_reg_tbl和ov2640_rgb565_reg_tbl给配置进去了，每行 ...

这个应该是你其他设置不对了

siudya

调了一下 发现时序对了，600行800列对了 但是图是这样的 是什么寄存器不对？

正点原子

siudya 发表于 2019-4-15 20:32
调了一下 发现时序对了，600行800列对了 但是图是这样的 是什么寄存器不对？

修改下输出时序的极性 ，比如HSYNC,VSYNC的极性

siudya

正点原子 发表于 2019-4-16 02:22
修改下输出时序的极性 ，比如HSYNC,VSYNC的极性

输出极性有什么影响吗？能不能具体讲讲？

正点原子

siudya 发表于 2019-4-16 16:05
输出极性有什么影响吗？能不能具体讲讲？

得和你MCU的配置匹配，否则容易出现你这个情况

siudya

正点原子 发表于 2019-4-17 02:04
得和你MCU的配置匹配，否则容易出现你这个情况

用的是FPGA,看上面的波形 完全就是按那个时序来做的