急！！！外部晶振引起stm32不断复位！

二十一画生了

最近一个项目，照着原子的407探索者开发板画了电路，结果出现一个非常奇怪的问题，最小系统只要一接外部晶振，就引起单片机不断的复位，用示波器测量reset引脚，频率约为200多hz，晶振频率也是200多hz，测量了reset引脚跟OSC_IN、OSC_O，均未发现短路现象。OSC_IN、OSC_O外接8MHZ的双脚直插晶体，匹配电容为22pf，电阻1M欧姆。

1.更换了芯片，未解决，芯片是stm32f407zgt6。
2.断开外部晶振后，可以用内部晶振运行，但是没有修改分频系数，程序设计延时500ms的跑马灯，实际情况延时约2s。测试程序拿原子哥跑马灯例程修改，只修改了引脚。
3.接外部晶振时候，jlink插上红灯闪烁，能下载擦除程序，但是不能debug仿真。去掉外部晶振的情况下，下载、仿真都可以。
4.检查所有供电引脚，电压均是3.3v。最开始以为是VBAT电池引脚没有连接3.3v造成这个现象，后来拿飞线接3.3v，未解决。
5.晶振距离单片机大约1.5cm，晶振下面放了垫片，甚至双腿站立距离pcb约3mm。
6.boot0、boot1引脚均接GND。
7.在不接外部晶振的情况下，jlink仿真，观察RCC_CR寄存器，HSE_ON是打开的，原子哥初始化程序里面是判断了内部晶振稳定，外部晶振稳定，PLL稳定这三步，现在是HSE_ON_RDY不为能为1.
8.拿万用表把reset引脚跟片子的一圈144个引脚都打了一边，没有发现短路。
9.测试程序就是跑马灯，没有其他任何功能。
10.晶振、匹配电容、电阻均换了一波。


求教诸位，问题出在什么地方，该怎么测试或解决？万分感谢。

二十一画生了

晶振部分的放大图

二十一画生了

@正点原子，原子哥，求助

二十一画生了

自己顶！@原子哥@正点原子

随性

帮顶！！！

二十一画生了

今天折腾一天，发现是Vcap引脚电压在不停的跌落，然后导致系统不断复位，我强制将其拉至1.8v，系统能正常工作，但是只要一按复位按钮或者下载程序，就不对了，恢复到之前的状态了，@正点原子 该怎么解决？诸位帮我分析一下。连续焊接了两块板子，都是这样的情况

二十一画生了

已经解决！问题出在VDDA引脚的供电上。之前照着原子的开发板弄得最小系统，结果把10欧姆的电阻不小心放成了10k，这样就导致电流特小，负载能力不足。但是，之前的检查方向是走偏了的，将Vcap引脚强制拉至1.8v后，每次都要断电复位，而且用示波器测量，发现系统放电速度很慢，每次都要用手摸一下GND，上电就能正常跑，以为是pcb画的有问题，导致耦合电容比较大，这样的思路引导下，很沮丧，画个板子这么点背。。。后来，仔细反复看手册，对比原子的原理图，发现Vref引脚接了3.3v，再看手册，发现这个地方有虚线作用到模拟电路部分。由于我自己的项目不用自带ad，用外部ad，所以将这个引脚悬空。我以为我没有接3.3v导致的，于是飞线，结果板子居然正常了，喜出望外。但是想来想去，还是不应该啊，手册上面Vref的作用是个虚线，不是实线，所以应该对这一部分电路影响不大，为了验证，将开发板的跳线帽拔掉，发现开发板工作正常，所以觉得还是没找到根本原因，又回过头去看手册，再次检查了VDDA引脚，重复看了PCB，没找到问题，又去看原子的原理图，突然发现VDDA引脚接的是10欧姆的电阻，不是10k，于是将其改回到10欧姆，板子正常了，能复位，断电也不用等待，不用放电。
得出结论：1.水平不行，还是先照着成熟的做。2.遇到问题，要坚持看手册，来回看，来回看，还是来回看。

jermy_z

虽然解决了问题，但是还是要说句，晶振下方最好什么线走不要走