OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 47301|回复: 15
打印 上一主题 下一主题

在GPIO/USB D+ D-上串联小电阻的作用?

[复制链接]

4

主题

7

帖子

0

精华

初级会员

Rank: 2

积分
51
金钱
51
注册时间
2011-3-25
在线时间
3 小时
楼主
发表于 2011-3-25 22:06:16 | 显示全部楼层
回复【楼主位】正点原子:
-------------------------------
一般高速数字信号传输线上会串电阻,目地是解决阻抗匹配问题,阻抗不匹配会导致信号反射,电磁波类似光一样在同一种介质中传播方向和能量不会衰减,但如果光从一种介质发射到另外一种介质的时候会发生反射和折射现象,那么光到达终端的能量会衰减很多吧。同理高速数字信号从源端向终端传输过程中由于连接线或者PCB LAYOUT的原因导致部分阻抗不连续(比如要求传输线阻抗为100欧,但是PCB有的部分是100欧,但是中途打过孔或者线宽发生变化就会引起阻抗的不连续)就会导致信号反射,反射的信号在传输线中又会与原信号叠加,信号被干扰了,终端接收这样的信号解码会出错。USB接口上串的电阻就是此用途,一般来说如果LAYOUT比较好此电阻贴0欧没问题的,而且如果USB只是传输低速信号也不会有问题,阻抗要求也没那么严格。但是如果传输的是高速USB信号且LAYOUT有问题那么串个小电阻可能会解决误码的问题。ESD器件一般都是通过一定的路径或者方式将静电尽可能的导入地或者电源而避免对芯片的影响,所以ESD器件有一端肯定是接地的,而不是串在电路中。
回复 支持 2 反对 0

使用道具 举报

4

主题

7

帖子

0

精华

初级会员

Rank: 2

积分
51
金钱
51
注册时间
2011-3-25
在线时间
3 小时
2#
发表于 2011-3-25 23:32:03 | 显示全部楼层
其实也不一定能够解决,要看具体情况,比如要求差分线阻抗100欧姆(一般我们LAYOUT和制板的时候都要求将差分数据线阻抗尽量保证在100欧姆),但是如果layout或者制板出来实际测试的阻抗比100欧姆小很多,那么在那一段上面串小电阻补偿下能改善些,如果实际测试的阻抗比100欧大很多那么串电阻可能情况更糟。其实最主要的就是要保证整条线路的阻抗连续(即阻抗一致),一旦不连续就会导致反射,比如有段线阻抗100欧,下一段线阻抗70欧姆,那么在交接处会发生反射。大致是这个意思吧,以前电磁场学的都忘光了,你可以百度下。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /1 下一条

正点原子公众号

如发现本坛存在违规或侵权内容, 请点击这里发送邮件举报 (或致电020-38271790)。请提供侵权说明和联系方式。我们将及时审核依法处理,感谢配合。

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2026-4-2 09:09

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表