32f4时钟初始化学习中遇到的问题

zhanggo1998

  如图所示，时钟初始化时，将PCLK2初始化为HCLK的二分频，语句“    /* PCLK2 = HCLK / 2*/               RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;  ”而下方又出现了一个语句“     /* PCLK2 = HCLK / 2*/            RCC->CFGR |= RCC_CFGR_PPRE2_DIV1;”
前者跟后者的区别是什么，看官方库函数发现后者有“USE_HSE_BYPASS”的定义，在“http://www.51hei.com/bbs/dpj-47151-1.html”此网站找到了相关的介绍，但是仍未能解释我们实验时输出的时钟没有分频的现象。
（其实当初为了驱动舵机使用定时器输出50Hz PWM波，曾成功过，但最近一段时间把那次的代码拿出来时发现输出的PWM波是100Hz.。百思不得其解，这才查找库函数里对时钟初始化的语句，查找到PCLK2的分频这里发现了这个没能理解的地方）
望有经验的大佬看到此帖抬手相助，非常感谢~~

zhanggo1998

一直在路上1 发表于 2017-12-1 09:51
这是时钟讲解视频，你应该用得着 http://www.superedu.com.cn/xuexi/jdsp/287.html?op321

谢谢~看完回来回复