OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2145|回复: 1

stlink硬件调试中max clock设置

[复制链接]

22

主题

73

帖子

0

精华

初级会员

Rank: 2

积分
164
金钱
164
注册时间
2017-9-18
在线时间
42 小时
发表于 2017-10-15 12:25:20 | 显示全部楼层 |阅读模式
10金钱
我在学习在线调试章节的时候,用开发板配套的STlink进行硬件仿真时,发现option for targets->Debug->setting中选择SWD模式后,

Max Clock选择范围为4Mhz~5KHz,无法像不完全开发手册使用Jlink上一样设置为10MHz,并且不论我选择最高的4MHzh或是最低的

5KHz,在debug时xcom都可以正常收到数据(这个实验中是每500ms从串口1发送“t=XXX”),那么这个最大时钟的设置影响着什么呢?

他和串口一的波特率(9600)设置有什么联系吗?




最佳答案

查看完整内容[请看2#楼]

JLINK才可以设置到10M,ST LINK最多4M,没毛病
普通人要怎么努力,才能超越勤奋的天才啊
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165536
金钱
165536
注册时间
2010-12-1
在线时间
2117 小时
发表于 2017-10-15 12:25:21 | 显示全部楼层
JLINK才可以设置到10M,ST LINK最多4M,没毛病
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-10 05:25

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表