关于IO口初始化上下拉问题

fengruixin1992

一直有些搞不太明白IO口的上下拉该如何设置，有些能搞明白，比如按键实验、输入捕获实验等，Wake_up按键按下时是高电平，所以初始化设置推挽输出下拉电阻，可是对于ADC实验、DAC实验以及PWM DAC实验等此类实验就有些搞不明白了，不知道为什么DAC实验和PWM DAC实验为什么要下拉电阻、ADC实验不设置

正点原子

1,  adc不能加上下拉，因为ADC输入阻抗比较大，上下拉电阻会影响转换结果。
2，DAC原则上也不要加上下拉，我们例程里面的下拉，你可以改为浮空。3，PWM DAC的话，上下拉电阻都无影响，因为IO是推挽输出的，上下拉电阻对结果基本上无影响。

xuande

DAC，如果输出有运放做缓冲，那么无论后面接下拉电阻或者上拉，只要阻值别太小，对运放的输出就没有影响。
数字输出，电阻的影响就更小。
ADC就不同了，接电阻会改变信号的。

另外，有些程序书写不是太严谨，有些上、下电阻按道理是不应当有的，
但由于内部结构的关系，这个电阻实际上没起作用，所以也能正常工作。

fengruixin1992

xuande 发表于 2017-9-5 10:27
DAC，如果输出有运放做缓冲，那么无论后面接下拉电阻或者上拉，只要阻值别太小，对运放的输出就没有影响 ...

不太懂，可能我模电学的不太好。。

聚东风

fengruixin1992 发表于 2017-9-5 15:25
不太懂，可能我模电学的不太好。。

我是这么认为的,PWM他们下拉是为了加快电路变0的反应速度,而ADC不下拉,是为了避免分担掉能量,毕竟你下拉就一个电阻,肯定会引起能量消耗影响精度的的