OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2139|回复: 2

DAC实验内部时钟有什么限制吗?

[复制链接]

15

主题

24

帖子

0

精华

新手上路

积分
20
金钱
20
注册时间
2017-7-16
在线时间
15 小时
发表于 2017-7-18 15:57:31 | 显示全部楼层 |阅读模式
1金钱
我DAC转换,延迟一份短时间,给dacval加10,但是最后dacval增加为什么没有那么快?
while(1)
{
key=KEY_Scan(0);
if(key==WKUP_PRES)
while(1)
{
  t++;
  if(t==1)  
  {   
   if(dacval<4000)dacval+=10;
   DAC_SetChannel1Data(DAC_Align_12b_R, dacval);
   t=0;
  }     
  delay_ms(1);
}   
}
}


最佳答案

查看完整内容[请看2#楼]

时钟变慢,才会变慢。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165359
金钱
165359
注册时间
2010-12-1
在线时间
2110 小时
发表于 2017-7-18 15:57:32 | 显示全部楼层
时钟变慢,才会变慢。
回复

使用道具 举报

15

主题

24

帖子

0

精华

新手上路

积分
20
金钱
20
注册时间
2017-7-16
在线时间
15 小时
 楼主| 发表于 2017-7-26 10:33:42 | 显示全部楼层
正点原子 发表于 2017-7-18 15:57
时钟变慢,才会变慢。

delay的时钟在哪呢?
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-12-23 12:37

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表