OpenEdv-开源电子网

标题: 关于VK3366芯片的FIFO机制的问题 [打印本页]

作者: yangdong5800 时间: 2012-6-27 20:39
标题: 关于VK3366芯片的FIFO机制的问题

ffice:smarttags" />7.2.11 SIFR 子串口中断标志寄存器：（1100）fficeffice" />

在VK3366芯片的SIFR子串口中断标志寄存器中，第7位置1时：FIFO数据错误(当FIFO中数据出错时产生该中断) 。

在SSR子串口状态寄存器中：产生错误的条件包括OE（数据溢出错误），FE（数据帧错误），和PE（奇偶校验错）。

FIFO数据错误中断表明当前接收FIFO中有一个或以上的数据错误，一旦有接收FIFO中有出错数据，将产生该中断，直到接收FIFO中的所有出错数据都被读取后，该中断才被清除。该中断清除后表明当前接收FIFO中没有出错数据。

我不明白VK3366是怎么判断数据出错了？这三种数据出错的条件VK3366是怎么去判断的，也就是说出现了FIFO数据错误的时候，我想弄明白这个数据是怎出错的。我是电脑通过串口发得数据给它，在不复位的时候长时间通信都没有数据出错，但是一复位就有可能出现FIFO数据错误。另外，上面说的：一旦有接收FIFO中有出错数据，将产生该中断，直到接收FIFO中的所有出错数据都被读取后，该中断才被清除。这句话又要怎么解释，我觉得手册上说得不是很详细，容易造成我理解错误。求高手指教，不胜感激。

位	复位值	功能描述	类型
Bit7	0	CTSR 指示CTS的状态位当前CTS引脚的值	R
Bit6	0	FOEINT 子串口FIFO数据错误中断标志位 0：无FIFO数据错误中断 1：FIFO数据错误(当FIFO中数据出错时产生该中断)	R/W
Bit5	0	RAINT 子串口自动地址识别中断位 0：无地址自动识别中断 1：自动地址识别中断(当接收到的数据为地址字节且与SDAR匹配时产生中断)	R/W
Bit4	0	-保留	R/W
Bit3	0	RSTINT RTS中断标志位 0：无RTS中断 1：有RTS中断	R/W
Bit2	0	CTSINT CTS中断标志位 0：读取该寄存器后自动清零 1：有CTS中断	R/W
Bit1	0	TFINT 子串口发送FIFO触点中断标志位 0：无TFINT 中断 1：有TFINT 中断	R/W
Bit0	0	RFINT 子串口接收FIFO触点中断标志位 0：无RFINT中断 1：有RFINT中断	R/W

作者: 正点原子 时间: 2012-6-27 22:40
数据出错是通过串口的侦错机制实现的吧.
你这个IC就是个4串口扩展IC吧?

作者: yangdong5800 时间: 2012-6-28 08:54
回复【2楼】正点原子:
---------------------------------
是的，我是扩展了四个串口。我不不知道“帧错机制”是个什么感念，因为我传的数据存进VK3366的寄存器里就出错了，我打印SSR寄存器的状态值也表明有数据帧错误和数据溢出错误。

作者: 正点原子 时间: 2012-6-28 18:31
这个你可以百度下.

欢迎光临 OpenEdv-开源电子网 (http://47.111.11.73/)