运行模式

izhanghongcun

一 基础知识

字节  8位
半字  16位
字    32位

二 解惑

Code, RO-data,RW-data,ZI-data

Code为程序代码部分
RO-data 表示 程序定义的常量const temp;
RW-data 表示 已初始化的全局变量
ZI-data 表示 未初始化的全局变量

Program Size: Code="18248" RO-data=320 RW-data=260 ZI-data=3952

Code, RO-data,RW-data ............flash
RW-data, ZIdata...................RAM

三 详细分析

初始化时RW-data从flash拷贝到RAM

生成的map文件位于list文件夹下 (KEIL)

    Total RO  Size (Code + RO Data)                18568 (  18.13kB)
    Total RW  Size (RW Data + ZI Data)              4212 (   4.11kB)
    Total ROM Size (Code + RO Data + RW Data)      18828 (  18.39kB)

ARM指令的长度刚好是1个字（分配为占用4个字节），Thumb指令的长度刚好是半字（占用2个字节）

R0-R15 (R15-PC,R14-LR,R13-SP) 32位

每个异常模式还带有一个程序状态保存寄存器 （SPSR），它用于保存在异常事件发生之前的CPSR

LDMIA R1!，{R2-R7, R12} ;将R1单兀中的数据读出到R2-R7,R12,  R1自动加1
STMIA RO!，{R3-R6,R10}  ;将R3-R6,R10中的数据保存到RO指向的地址，RO自动加1

在数据传送之前，将偏移量加到Rn中，其结果作为传送数据的存储地址.若使用后缀“!”，则结果写回到Rn中，且Rn值不允许为R15.指令举例如下:
LDR   Rd, [Rn, #Ox4]!

LDMFD  SP!,{R0-R3,PC}^ ;中断返回
“^”符号表示这是一条特殊形式的指令。这条指令在从存储器中装载PC的同时（PC是最后恢复的），CPSR也得到恢复

大端格式（Big-endian）
小端格式（Little-endian）

数据0x12345678存储格式
      大端格式
低地址<----0x12|0x34|0x56|0x78---->高地址
      小端格式
低地址<----0x78|0x56|0x34|0x12---->高地址

ARM微处理器支持7种运行模式，分别为： CPSR M[4:0]

1.用户模式(usr)：ARM处理器正常的程序执行状态。       10000
2.快速中断模式(fiq)：用于高速数据传输或通道处理。    10001
3.外部中断模式(irq)：用于通用的中断处理。            10010
4.管理模式(svc)：操作系统使用的保护模式。            10011
5.数据访问终止模式(abt)：当数据或指令预取终止时进入该模式，可用于虚拟存储及存储保护。10111
6.系统模式(sys)：运行具有特权的操作系统任务。        11111
7.定义指令中止模式(und)：当未定义的指令执行时进入该模式，可用于支持硬件协处理器的软件仿真。 11011

ARM正常工作一般工作在用户模式和系统模式，复位的时候进入管理模式。

对于ARM指令集来说，PC指向当前指令的下两条指令的地址，

注意pc，在调试的时候显示的是当前指令地址，而用mov lr,pc的时候lr保存的是此指令向后数两条指令的地址

假设反汇编代码：  0x000001 :  mov lr pc   

(此时查看PC寄存器的值是0x000001,但实际PC值是0x000003, lr里面保存的就是0x000003)

fields 指定传送的区域(psr  CPSR或SPSR)
c 控制域屏蔽字节(psr[7..0])
x 扩展域屏蔽字节(psr[15..8])
s 状态域屏蔽字节(psr[23..16])
f 标志域屏蔽字节(psr[31..24])

例如：MSR cpsr_c, #0xD3 ;  CPSR[7...0] = 0xD3

izhanghongcun

ARMv4以上版本的CPU任何时刻必定处于如下7种执行模式之一：
    （1） User Mode：用户模式。操作系统的Task一般以这种模式执行。User Mode是ARM唯一的非特权模式，这表示如果CPU处于这种模式下，很多指令将不能够执行，因此操作系统的资源得以保护。
    （2） System Mode：这是V4及其以上版本所引入的特权模式。、
    （3） IRQ Mode：中断模式。中断（不包括软中断）处理函数在这种模式下执行。
    （4） FIQ Mode：快速中断模式。除了多了几个寄存器外，其他同IRQ一样。
    （5） Supervisor Mode：监视模式。软中断（SWI)处理函数在这种模式下执行。
    （6） Abort Mode：所有同内存保护相关的异常均在这种模式下执行。
    （7） Undefined Mode：处理无效指令的异常处理函数在这种模式下执行。

    程序可以通过读取CPSR的MODE域来判断CPU当前的执行模式。
    如何看待ARM的各种模式？要回答这个问题，我们要看不同模式下，有哪些东西不同。归纳来说，有如下两个方面的不同：
    （1） 物理寄存器不同
    （2） 权限不同

    如果将User Mode作为参考模式，那么：
    （1） System Mode：寄存器一样，仅仅是权限不同
    （2） 其他Exception Mode：寄存器不一样，权限也不一样

    从权限的角度看，System Mode和其他Exception Mode（FIQ，IRQ，Supervisor，Abort，Undefined）是一样的，他们之间的区别仅仅是寄存器方面有一些差别。
    从寄存器角度看，我们可以将CPSR中的MODE域看作一个类似于片选的东西，当其值不一样，所选中的寄存器也不一样。虽然指令中的寄存器是一样的，但是经过MODE域的片选后，实际就指向不同的物理寄存器了。
    必须要特别注意，SYSTEM模式和USER模式除了权限不一样外，其他都一样，这样可以让操作系统自由访问16个寄存器（包括状态寄存器）。

    那么，模式切换是如何进行的呢？
    （1） 执行SWI或Reset指令。如果在User模式下执行SWI指令，CPU就进入Supervisor模式。当然，在其它模式下执行SWI指令，也会进入Supervisor模式，补过一般操作系统不会这么做。因为除了User模式是非特权模式下，其他模式都属于特权模式（这说明ARM只有两种执行态，不想Dummy的X86，定义了4种执行态）。执行SWI一般是为了访问系统资源，在特权模式下可以访问所有的系统资源。SWI指令一般用来用来为操作系统提供API接口。
    （2） 有外部中断发生。如果发生了外部中断，CPU就会进入IRQ或FIQ模式，具体是哪种模式，得看外部的中断源是接到CPU的那个Pin。
    （3）  CPU执行过程中产生异常。最典型的异常是由于MMU保护所引起的内存访问异常，此时CPU会切换到Abort模式。如果是无效指令，则会进入Undefined模式。

    从上面我们发现，有一种模式是CPU无法自动进入的，这种模式就是System模式。要进入System模式必须由程序员自己编写指令来实现。其实很简单，在任何特权模式下改变CPSR的MODE域为System模式所对应得数字即可。进入System模式一般是为了利用“System 模式”和“User 模式”下的寄存器是一样的。因此一般操作系统在通过SWI进入Supervisor模式后，做一些简单处理后，就进入System模式。
    另外，在任何特权模式下，都可以通过修改CPSR的MODE域而进入其他模式。不过需要注意的是，由于修改的CPSR是该模式下的影子CPSR，因此并不是实际的CPSR，所以一般的做法是修改影子CPSR，然后执行一个MOVS指令来恢复执行到某个断点并切换到新模式。

     我们还可以将执行模式按照如下类型划分：
     （1）  用户模式：User Mode
     （2）  系统模式：System Mode
     （3）  异常模式：所有其它5种模式

    为什么这样划分呢？这是由于异常模式同用户模式和系统模式有一个不一样的地方，那就是，当CPU产生中断或异常而自动切换到相应异常模式后，CPU会根据产生中断或异常的原因执行相应得中断或异常向量。这些向量的位置是CPU事先定义好的，目前有两种选择：
    （1）   处于内存低地址0x00000000~0x0000001c，这种情况被称之为Low vector
    （2）   处于内存高低之0Xffff0000~0xffff001c，这种情况被称之为High vector。   
     一般的操作系统会在这些异常向量地址处放置一条跳转指令。至于到底是使用Low vector，还是使用High vector，由CPU自己决定，ARM规范不做任何限制。

izhanghongcun

两种操作模式分别为：处理者模式和线程模式（thread mode）。
引入两个模式的本意，是用于区别普通应用程序的代码和异常服务例程的代码——包括中断服务例程的代码。

两级特权操作分别为：特权级和用户级。
这可以提供一种存储器访问的保护机制，使得普通的用户程序代码不能意外地，甚至是恶意地执行涉及到要害的操作。
处理器支持两种特权级，这也是一个基本的安全模型。

主应用程序（线程模式），既可以使用特权级，也可以使用用户级；
异常服务例程(处理者模式)必须在特权级下执行。

通过引入特权级和用户级，就能够在硬件水平上限制某些不受信任的或者还没有调试好的程序，

不让它们随便地配置涉及要害的寄存器，因而系统的可靠性得到了提高。





控制寄存器（CONTROL）
CONTROL[0]=1，用户级的线程模式
CONTROL[0]=0，特权级的线程模式
CONTROL[1]=1，选择使用PSP
CONTROL[1]=0，选择使用MSP
复位后，处理器默认进入线程模式，特权极访问 ( 使用 MSP 作为堆栈指针 )

EXC_RETURN    Description
0xFFFFFFF1    Return to Handler mode. Exception return gets state from the main stack. Execution uses MSP after return.
0xFFFFFFF9    Return to Thread mode. Exception Return get state from the main stack. Execution uses MSP after return.
0xFFFFFFFD    Return to Thread mode. Exception return gets state from the process stack. Execution uses PSP after return.
Handler mode always uses the MSP, so the processor ignores explicit writes to the active stack pointer bit of the CONTROL register when in Handler mode. The exception entry and return mechanisms automatically update the CONTROL register based on the EXC_RETURN value

In an OS environment, ARM recommends
the kernel and exception handlers use the main stack.
the threads running in Thread mode use the process stack.

By default, Thread mode uses the MSP.
To switch the stack pointer used in Thread mode to the PSP
(1) use the MSR instruction to set the Active stack pointer bit to 1, CONTROL[1] = 1
(2) perform an exception return to Thread mode with the appropriate EXC_RETURN value

When changing the stack pointer, software must use an ISB instruction immediately after the MSR instruction. This ensures that instructions after the ISB instruction execute using the new stack pointer.


Processor mode and privilege levels for software execution

The processor modes are:

Thread mode
Used to execute application software.
The processor enters Thread mode when it comes out of reset.

Handler mode
Used to handle exceptions.
The processor returns to Thread mode when it has finished all exception processing.

The privilege levels for software execution are:

Unprivileged
The software:

has limited access to the MSR and MRS instructions, and cannot use the CPS instruction

cannot access the system timer, NVIC, or system control block

might have restricted access to memory or peripherals.

Unprivileged software executes at the unprivileged level.

Privileged
The software can use all the instructions and has access to all resources.

Privileged software executes at the privileged level.

In Thread mode, the CONTROL register controls whether software execution is privileged or unprivileged, see CONTROL register.
In Handler mode, software execution is always privileged.

Only privileged software can write to the CONTROL register to change the privilege level for software execution in Thread mode.
Unprivileged software can use the SVC instruction to make a supervisor call to transfer control to privileged software.

小陀螺爱炒蛋

楼主这个帖子有问题哦~7中模式不适用于CORTEX系列了~

小陀螺爱炒蛋

Cortex M引入的NVIC大大简化了各种状态和模式