OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 5066|回复: 4

关于AD中覆铜的问题

[复制链接]

7

主题

18

帖子

0

精华

初级会员

Rank: 2

积分
56
金钱
56
注册时间
2015-11-21
在线时间
3 小时
发表于 2016-10-30 15:00:31 | 显示全部楼层 |阅读模式
10金钱
自己画了一块STM32的板子,最后覆铜的时候出现了问题,很是苦恼啊。
我也不知道为什么,将地覆铜之后出现了这种情况。
Vcc5覆铜之后不是应该周围是黑色的隔离区吗?
2016-10-30_145923.jpg

最佳答案

查看完整内容[请看2#楼]

间距设置成0了?或者VCC5与GND在原理图里某个位置接到一起而处于一个Net了?
哈哈
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

33

主题

984

帖子

1

精华

论坛元老

Rank: 8Rank: 8

积分
7952
金钱
7952
注册时间
2014-8-13
在线时间
1590 小时
发表于 2016-10-30 15:00:32 | 显示全部楼层
间距设置成0了?或者VCC5与GND在原理图里某个位置接到一起而处于一个Net了?
回复

使用道具 举报

11

主题

48

帖子

0

精华

初级会员

Rank: 2

积分
145
金钱
145
注册时间
2015-8-10
在线时间
21 小时
发表于 2016-10-31 14:08:21 | 显示全部楼层
能发一下没敷铜时的样子么?
回复

使用道具 举报

7

主题

18

帖子

0

精华

初级会员

Rank: 2

积分
56
金钱
56
注册时间
2015-11-21
在线时间
3 小时
 楼主| 发表于 2016-11-1 11:41:45 | 显示全部楼层
多谢啦,是我间距不小心设为0了。
回复

使用道具 举报

7

主题

18

帖子

0

精华

初级会员

Rank: 2

积分
56
金钱
56
注册时间
2015-11-21
在线时间
3 小时
 楼主| 发表于 2016-11-1 11:42:19 | 显示全部楼层
mack13013 发表于 2016-10-30 15:00
间距设置成0了?或者VCC5与GND在原理图里某个位置接到一起而处于一个Net了?

是我不小心把间距设为0了。多谢啦
哈哈
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-2-26 14:31

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表