关于时钟锁相环设置

ygrc45 · 发表于 2016-6-6 09:10:05

教程里的时钟设置是： PLL=8M*336/（8*2）=168
如果设置成别的数据比如： PLL=8M*21/（1*1）=168
还有一种，使用其他外部晶振

LL=25M*336/(25*2)=168
以上三种是不是效果一模一样，有没有点可以忽略不计的细微差别

zmingwang · 发表于 2016-6-6 09:10:06

本帖最后由 zmingwang 于 2016-6-6 09:35 编辑

对于STM32F407,只要满足以下三个关系就可以:
0.95MHz<=PLLM<=2.1MHz
100MHz<=PLLN<=432MHz
24MHz<=PLLP<=168MHz
显然,你举的第一个例子是不成立的,第2个是可以的.

ygrc45 · 发表于 2016-6-6 09:52:09

zmingwang 发表于 2016-6-6 09:32
对于STM32F407,只要满足以下三个关系就可以:
0.95MHz

谢谢解答，了解了

帐号		自动登录	找回密码
密码			立即注册

关于时钟锁相环设置

最佳答案

原子哥极力推荐 /2