OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2933|回复: 1

为啥定时器2的初始化会导致定时器3的输出通道2的PWM输出极性颠倒

[复制链接]

3

主题

8

帖子

0

精华

新手上路

积分
43
金钱
43
注册时间
2016-1-30
在线时间
5 小时
发表于 2016-2-2 18:31:38 | 显示全部楼层 |阅读模式
1金钱
为啥定时器2的初始化会导致定时器3的输出通道2的输出极性颠倒,而定时器4对定时器3却没有影响,百思不得其解,你们看看是不是有这个问题


        TIM2_IT_Init(5000,7200);
        TIM3_PWM_Init(899,0);//同时初始化两个定时器导致定时器3通道2的PWM输出极性相反???本来应该输出低电平却输出了高电平?



        TIM4_IT_Init(5000,7200);
        TIM3_PWM_Init(899,0);//无影响


        TIM5_IT_Init(5000,7200);
        TIM3_PWM_Init(899,0);//无影响

@正点原子

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

24

主题

208

帖子

0

精华

高级会员

Rank: 4

积分
714
金钱
714
注册时间
2014-4-8
在线时间
160 小时
发表于 2016-2-2 23:13:45 | 显示全部楼层
一定是你的配置有问题,数据手册说的很明白,说的是定时器之间的资源没有公用,你检查你的代码
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-21 08:20

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表