OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 6072|回复: 1

关于定时器的几个问题,麻烦大家一下。

[复制链接]

58

主题

96

帖子

0

精华

初级会员

Rank: 2

积分
116
金钱
116
注册时间
2015-7-27
在线时间
21 小时
发表于 2015-11-22 11:16:57 | 显示全部楼层 |阅读模式
5金钱
1. 每个总线的时钟频率哪里看呀? 我在手册中全局搜索84m都没有搜索到,比如APB1之类的

2.

Tout(溢出时间)=ARR+1)(PSC+1)/Tclk

这个公式在哪儿看到的呀?
我写代码打时候初始化如下:

  TIM_ClockConfigTypeDef sClockSourceConfig;
  TIM_MasterConfigTypeDef sMasterConfig;

  htim3.Instance = TIM3;
  htim3.Init.Prescaler = 4799;
  htim3.Init.CounterMode = TIM_COUNTERMODE_UP;
  htim3.Init.Period = 9999;
  htim3.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;
  HAL_TIM_Base_Init(&htim3);

  sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;
  HAL_TIM_ConfigClockSource(&htim3, &sClockSourceConfig);

  sMasterConfig.MasterOutputTrigger = TIM_TRGO_UPDATE;
  sMasterConfig.MasterSlaveMode = TIM_MASTERSLAVEMODE_DISABLE;
  HAL_TIMEx_MasterConfigSynchronization(&htim3, &sMasterConfig);

中断事件大概是4.8后面是一些小数,

这个和公式好像有点不太一样呀


3.请问这个   sClockSourceConfig.ClockSource = TIM_CLOCKSOURCE_INTERNAL;是什么意思呀?
定时器不是外设吗? 时钟源来自APB1

最佳答案

查看完整内容[请看2#楼]

1.STM32中文参考全文搜“时钟树” 2.Tout= ((arr+1)*(psc+1))/Tclk;没有任何问题 3.CKD[1:0]: 时钟分频因子 (Clock division)    定义在定时器时钟(CK_INT)频率与数字滤波器(ETR, TIx)使用的采样频率之间的分频比例。    00: tDTS = tCK_INT    01: tDTS = 2 x tCK_INT    10: tDTS =  ...
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

15

主题

786

帖子

5

精华

论坛大神

Rank: 7Rank: 7Rank: 7

积分
3223
金钱
3223
注册时间
2015-7-26
在线时间
811 小时
发表于 2015-11-22 11:16:58 | 显示全部楼层
1.STM32中文参考全文搜“时钟树”
2.Tout= ((arr+1)*(psc+1))/Tclk;没有任何问题
3.CKD[1:0]: 时钟分频因子 (Clock division)
   定义在定时器时钟(CK_INT)频率与数字滤波器(ETR, TIx)使用的采样频率之间的分频比例。
   00: tDTS = tCK_INT
   01: tDTS = 2 x tCK_INT
   10: tDTS = 4 x tCK_INT
   11:保留

你的问题都可以通过查找中文参考手册自己解决
我的博客:http://blog.csdn.net/itdo_just
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-2-25 15:32

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表