OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 8142|回复: 1

f4 读取引脚电平问题

[复制链接]

78

主题

182

帖子

0

精华

高级会员

Rank: 4

积分
533
金钱
533
注册时间
2013-7-4
在线时间
11 小时
发表于 2014-8-19 11:19:16 | 显示全部楼层 |阅读模式
5金钱
现在碰到一个很奇怪的问题,模拟iic通讯的时候仿真的时候发现读取的时候引脚一直为高,接上示波器看又没有问题数据正常,尝试过初始化的时候把上拉去掉也没有影响,而且一共使用了5组引脚模拟,只有在最后一组出现了这个问题,请问下有可能出现问题的地方谢谢

最佳答案

查看完整内容[请看2#楼]

换了块主板好了......应该算是硬件问题....可是写进去没问题(观察结果是对的),为什么读出来就会变ff呢....好奇怪
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

78

主题

182

帖子

0

精华

高级会员

Rank: 4

积分
533
金钱
533
注册时间
2013-7-4
在线时间
11 小时
 楼主| 发表于 2014-8-19 11:19:17 | 显示全部楼层
换了块主板好了......应该算是硬件问题....可是写进去没问题(观察结果是对的),为什么读出来就会变ff呢....好奇怪
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-22 23:00

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表