OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 245|回复: 2

[XILINX] zynq-7000在 vivado添加IP后未使用的引脚该如何处理?

[复制链接]

3

主题

10

帖子

0

精华

新手上路

积分
31
金钱
31
注册时间
2026-3-17
在线时间
7 小时
发表于 6 天前 | 显示全部楼层 |阅读模式
各位大佬好:
我在vivado2023.1.0中添加了AXI UART 16650 IP 核 ,我只想使用发送和接收引脚,也就是sin和sout,其它不用的输入和输出引脚该怎么处理啊 我不想占用PL端的引脚。这个IP核里也没有引脚配置,诸如只使用UART,不使用Modem等等,请大佬指点
回复

使用道具 举报

4

主题

2187

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
6290
金钱
6290
注册时间
2018-10-21
在线时间
1859 小时
发表于 5 天前 | 显示全部楼层
不用管吧,端口不引出到IO就行了
回复 支持 反对

使用道具 举报

3

主题

10

帖子

0

精华

新手上路

积分
31
金钱
31
注册时间
2026-3-17
在线时间
7 小时
 楼主| 发表于 4 天前 | 显示全部楼层
QinQZ 发表于 2026-5-19 09:20
不用管吧,端口不引出到IO就行了

不行的,不进行处理的话综合/实现时就会报错。我按网上的方法解决好了,就是在顶层文件中实例化时空着,不用的引脚不用写。这样就搞定了。谢谢啊
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /1 下一条

正点原子公众号

如发现本坛存在违规或侵权内容, 请点击这里发送邮件举报 (或致电020-38271790)。请提供侵权说明和联系方式。我们将及时审核依法处理,感谢配合。

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2026-5-24 14:13

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表