有没有研究过高云fpga除法ip的，性能如何？

shenqihao · 发表于 2025-11-6 17:27:54

如题，请教下，需要用到除法功能。以前因特尔的ep4c,他的除法ip一个时钟周期就出结果了，不知道高云的怎样，多少个周期出结果，有没有其他的使用限制。

unnormal · 发表于 2026-2-14 13:40:51

问题解决了吗？目前已知的是它的除法器会受时钟频率的限制，现在已经把除法器的时钟降频使用了

unnormal · 发表于 2026-2-14 13:41:33

后续有可能自己写个除法器不使用它的IP核了

shenqihao · 发表于昨天 08:36

unnormal 发表于 2026-2-14 13:40
问题解决了吗？目前已知的是它的除法器会受时钟频率的限制，现在已经把除法器的时钟降频使用了

降到100M使用了，而且其他高频的地方都降到100以内了，厂家说一般150以内使用，客户留余量100以内为好。
自己写没必要吧，那种快速出结果的预计工作量不少。

unnormal · 发表于昨天 11:45

shenqihao 发表于 2026-2-25 08:36
降到100M使用了，而且其他高频的地方都降到100以内了，厂家说一般150以内使用，客户留余量100以内为好。
...

除法器的时钟使用 100M 时序分析能通过吗

unnormal · 发表于昨天 11:46

shenqihao 发表于 2026-2-25 08:36
降到100M使用了，而且其他高频的地方都降到100以内了，厂家说一般150以内使用，客户留余量100以内为好。
...

目前我使用的除法器没有要求快速出结果被除数位宽 + 2 个时钟周期出结果就可以了

帐号		自动登录	找回密码
密码			立即注册

[国产FPGA] 有没有研究过高云fpga除法ip的，性能如何？