OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 95|回复: 0

关于逻辑分析仪的一些问题。

[复制链接]

0

主题

0

帖子

0

精华

新手入门

积分
3
金钱
3
注册时间
2025-9-16
在线时间
2 小时
发表于 7 天前 | 显示全部楼层 |阅读模式
本帖最后由 特工007 于 2025-9-16 15:49 编辑

我这边买的是普通的DL16,在分析一些串口时,经常会发现示波器能量到信号,但逻辑分析仪就无法测量到信号的情况,我用一个与门增强了扇出电流后,逻辑分析仪才能测量到信号。应该是输入阻抗偏低,导致弱信号被吃掉了。

另外一个问题出在协议分析上。当我分析普通的FDCAN时,数据正常:


当我分析变速率的FDCAN时,数据包错乱

我在上位机已经收到了数据:

然而在逻辑分析仪上,抓到了一堆的乱数据包:

放大看会发现,在DLC分析上就已经错位,导致数据长度识别异常。

感觉FDCAN的变速协议解析根本就没做好。



6.png
5.png
4.png
3.png
2.png
1.png
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-9-23 20:20

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表