求 vitis axi-quad-spi 初始化

MY40130064

用ZYNq axi-quad-spi IP 搭建的硬件标准模式，准备用SPI向一个模块传输数据，CS 引脚一直高电平，时钟和数据信号正常（CS连线到地能发送一段数据 ）。是初始化问题？

MY40130064

用 的 Xil_Out8()发送，没有中断。 在向 SPI DTR寄存器写入数据发送前（SPI data transmit register. A single register or a FIFO），   先手动写 SPISSR 寄存器，一个从设备的话写0（SPI Slave select register），CS 脚会变成0  传输完成后自动变1。

QinQZ

CS管教分配的对不对

MY40130064

QinQZ 发表于 2024-6-27 15:24
CS管教分配的对不对

是对的 ，我本来用的cpu自带的的SPI 连接PL引脚做的，没问题，引脚没动。因FIFO小了点才用这个的。