OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 477|回复: 2

[国产FPGA] 求助:UDP图像传输例子单独使用可以,但是将这个例子引用到其他工程里就无图像了

[复制链接]

2

主题

4

帖子

0

精华

新手入门

积分
13
金钱
13
注册时间
2024-5-30
在线时间
2 小时
发表于 2024-6-2 21:26:02 | 显示全部楼层 |阅读模式
1金钱
单独作为一个工程编译使用没有问题,引用到其他工程中管脚约束全部不变,但是就是没有图像。


另外,该例子中引用了一个clock buffer:
GTP_CLKBUFG cam_pclkbufg
(
        .CLKOUT    (cam_pclk_g),
        .CLKIN     (cam_pclk  )
);

为什么需要这个buffer?这个起到什么作用?为什么其他时钟都没有用过呢?





正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

0

主题

35

帖子

0

精华

初级会员

Rank: 2

积分
89
金钱
89
注册时间
2023-6-30
在线时间
14 小时
发表于 2024-6-3 09:41:40 | 显示全部楼层
单独编译没问题放到其他工程做子模块不通应该是你时序哪里没处理好,你可以传输固定的值然后在线抓数据,重点抓你引用的例程模块的输入数据,例程如果直接引用那中间数据处理应该是没问题的,那个原语就是个简单的时钟BUFFER,详细的你可以查阅紫光官方GTP用户指南,里面原语基本都有介绍
回复

使用道具 举报

2

主题

4

帖子

0

精华

新手入门

积分
13
金钱
13
注册时间
2024-5-30
在线时间
2 小时
 楼主| 发表于 2024-6-4 23:48:02 | 显示全部楼层
请问一下这个UDP例子除了两个时钟约束
create_clock -name {eth_rxc} [get_ports {eth_rxc}] -period {8} -waveform {0.000 4.000}
create_clock -name {sys_clk} [get_ports {sys_clk}] -period {20} -waveform {0.000 10.000}

之外还做了其他的约束吗?
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-22 13:26

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表