XILINX 异步FIFO原语！！！！

18876729900 · 发表于 2024-4-16 11:47:09

在封装IP时，使用了异步FIFO原语，在sim仿真时发现，wr_en拉高后开始的10个数据没有写进去，一摸一样的逻辑在使用IP核时是全部写进去了，这是什么原因呢？使用原语时，我把复位信号至0，不复位，同样也会出现前10个数据没写进去。

QinQZ · 发表于 2024-4-16 11:47:10

18876729900 发表于 2024-4-25 11:43
秦哥，这个信号一直拉高是什么原因啊

你那里显示一直拉高？拉高就是复位还没结束，要等待结束

QinQZ · 发表于 2024-4-16 13:27:12

是不是在wr_rst_busy高的时候写入了

宇外星空 · 发表于 2024-4-17 11:22:12

你使用原语是不是为了封装自己的模块，保护知识产权的目的？

18876729900 · 发表于 2024-4-25 11:43:53

QinQZ 发表于 2024-4-16 13:27
是不是在wr_rst_busy高的时候写入了

秦哥，这个信号一直拉高是什么原因啊

18876729900 · 发表于 2024-4-25 11:44:18

宇外星空发表于 2024-4-17 11:22
你使用原语是不是为了封装自己的模块，保护知识产权的目的？

不是，就是想用，但是没用成功

18876729900 · 发表于 2024-4-29 16:29:58

QinQZ 发表于 2024-4-25 13:41
你那里显示一直拉高？拉高就是复位还没结束，要等待结束

帐号		自动登录	找回密码
密码			立即注册

[XILINX] XILINX 异步FIFO原语！！！！