正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › 求问debug信号加不上去是什么情况

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 527|回复: 2

[XILINX] 求问debug信号加不上去是什么情况

22 主题	61 帖子	0 精华

Rank: 2

积分: 167
金钱: 167
注册时间: 2022-4-15
在线时间: 26 小时

发消息

发表于 2024-4-6 11:22:10 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

1金钱

有一个时钟信号连接到了debug的时钟，但是生成IP核的时候时钟域一直undefined，并且标记debug的小蜘蛛一直是空心

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

0 主题	35 帖子	0 精华

Rank: 2

积分: 89
金钱: 89
注册时间: 2023-6-30
在线时间: 14 小时

发消息

发表于 2024-4-7 09:14:02 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

你这个时钟是外设接过来的时钟还是自己用系统时钟经过PLL IP核生成的

回复

使用道具举报

4 主题	881 帖子	0 精华

Rank: 8 Rank: 8

积分: 4199
金钱: 4199
注册时间: 2019-9-4
在线时间: 881 小时

发消息

发表于 2024-4-7 10:50:12 | 显示全部楼层

帮顶

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-25 09:10

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表