OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 333|回复: 1

[国产FPGA] PDS 调用 ModelSim仿真编译出错

[复制链接]

0

主题

0

帖子

0

精华

新手入门

积分
0
金钱
0
注册时间
2024-3-11
在线时间
0 小时
发表于 2024-3-11 16:52:48 | 显示全部楼层 |阅读模式
1金钱
本帖最后由 zjyqj 于 2024-3-11 16:54 编辑

工程中使用到9个双端口ram调用 ModelSim编译时

# ** Error: (vsim-3043) D:/pango/PDS_2022.2-SP4.2-ads/arch/vendor/pango/verilog/simulation/GTP_DRM9K.v(771): Unresolved reference to 'GRS_INST'.
#    Time: 0 fs  Iteration: 0  Instance: /tb_arm_fpga_ch438/ARM_FPGA_CH438_tb/Fsmc/sdram_0/U_ipml_dpram_sdram1k/ADDR_LOOP[0]/DATA_LOOP[0]/U_GTP_DRM9K File: D:/pango/PDS_2022.2-SP4.2-ads/arch/vendor/pango/verilog/simulation/GTP_DRM9K.v


正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

0

主题

28

帖子

0

精华

初级会员

Rank: 2

积分
61
金钱
61
注册时间
2023-6-30
在线时间
9 小时
发表于 2024-3-12 11:25:15 | 显示全部楼层
双端口RAM调用以及仿真文档有介绍,那个只用了1个双端口,9个的双端口没试过,我看你这个报错跟GTP有关, 可以看下紫光的GTP文档,我觉得可能是缺少东西导致的报错
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-6-9 17:13

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表