OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 1349|回复: 0

[XILINX] Vivado与modelsim仿真卡在Executing analysis and compilation step

[复制链接]

5

主题

17

帖子

0

精华

新手上路

积分
48
金钱
48
注册时间
2023-12-1
在线时间
4 小时
发表于 2023-12-14 23:57:35 | 显示全部楼层 |阅读模式
参考这个帖子:
https://blog.csdn.net/sinat_31206523/article/details/103866723/

实际解决方法:
1、使用modelsim进行编译,找到语法错误。
2、modelsim编译通过后,使用vivavo进行联合仿真,遇到网络名不显示的问题。
3、取消联合仿真,使用vivado进行仿真,发现潜在错误:对wire网络重复赋值(2行一样的wire语句)
4、修改后仿真通过。

总结:
1、vivado不能找到modelsim里的语法错误。
2、modelsim编译无法找到潜在错误,需要使用vivado执行一次仿真后才能找到错误。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-25 21:54

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表