紫光 PGL50G 实现HDMI 1080P@50HZ

Winkawaks

原子哥的例程里面HDMI输出支持到720P@60HZ  
今天和大家分享修改为1080p@50hz








pango 的FPGA PLL输出最大CLKOUTF 是625M;

如果需要实现HDMI输出视频1080P;

使用标准的TIMMING 时序 PCLK=150M DDR_SPCLK=750M 是没法满足的；

但是适当修改标准时序的非DE的参数值,来减少PCLK频率，显示器也是可以正常接收的；

所以可以考虑适当减小非DE 的数值来减小PCLK频率；

使得PGL50G也可以输出1080P的HDMI视频；

计算下 PGL50G HDMI的最大PCLKF;

PCLKF_MAX=DDR_SPCLKF_MAX/5=625/5=125MHZ

也就是说PGL50G 输出HDMI的最大PCLKF =125M;

对于1080P@60HZ 大概计算最小时钟速度 PCLK_MIN=1080*1920*60=124.4M HZ

所以 PGL50G 1080P 60HZ是没法实现的；

考虑50HZ的情况：
PCLK_MIN=1080*1920*50=103.7M<125HZ

小于 PGL50G 的最大PCLKF,所以是有操作空间的；


所以是理论上可以修改到一定范围的时序来实现1080P@50HZ显示；

手动修改时序参数；如下
parameter  H_SYNC   =  11'd60;  //行同步
parameter  H_BACK   =  11'd10;  //行显示后沿
parameter  H_DISP   =  11'd1920; //行有效数据
parameter  H_FRONT  =  11'd10;   //行显示前沿
//H_TOTAL 2000

parameter  V_SYNC   =  11'd4;    //场同步
parameter  V_BACK   =  11'd8;   //场显示后沿
parameter  V_DISP   =  11'd1080;  //场有效数据
parameter  V_FRONT  =  11'd8;    //场显示前沿
//V_TOTAL 1100

尽可能使得 H_TOTAL 和 V_TOTAL 是100的整数倍；
这样计算的PCLK也尽量没有小数位；

此时的
PCLKF=2000*1100*50=110MHZ
DDR_SCLKF=5*PCLKF=550MHZ

布局布线时序收敛
经过测试显示器接收OK;

CJC529

感谢分享