《原子教你玩FPGA》271页SDRAM时钟输出疑问

无量寿经 · 发表于 2023-9-12 22:59:49

《原子教你玩FPGA》271页，有如下代码：

assign sdram_clk = out_clk; //将相位偏移时钟输出给sdram芯片

assign sdram_dqm = 2'b00; //读写过程中均不屏蔽数据线

这个100M -75°时钟由PLL 模块输出，为什么不直接连接到SDRAM芯片时钟输入引脚，而在这个SDRAM控制器模块中绕一转起什么作用？

QinQZ · 发表于 2023-9-12 22:59:50

如果模块里没有其它地方用到这个时钟，那就是都可以的，没有什么影响

帐号		自动登录	找回密码
密码			立即注册

[ALTERA] 《原子教你玩FPGA》271页SDRAM时钟输出疑问