OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 1416|回复: 6

[XILINX] 关于fpgaila核检测不出来的问题

[复制链接]

18

主题

51

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
231
金钱
231
注册时间
2022-10-7
在线时间
70 小时
发表于 2023-9-11 21:11:48 | 显示全部楼层 |阅读模式
100金钱
本帖最后由 Sue43 于 2023-9-15 20:38 编辑

自定义了一个ila核,一个探针,深度为4098,探针是16位的,代码如下:
ila_own u1_ila_own(
    .clk         (rgb0_clk),
    .probe0      (rgb0_data)

);
ov5640_capture_data u1_ov5640_capture_data(
    .rst_n                           (rst_n                        ),
        
    .cam_pclk                        (cmos0_pclk                ),
    .cam_vsync                       (cmos0_vsync        ),
    .cam_href                        (cmos0_href                ),
    .cam_data                        (cmos0_data                ),
    .cam_rst_n                       (cmos0_rstn                ),
    .cam_pwdn                        (cmos0_pwdn                ),
                                                               
                  
    .cmos_frame_clk                        (rgb0_clk                ),
    .cmos_frame_ce                        (rgb0_de                ),
                                                
        .cmos_frame_vsync                (rgb0_vs                ),
    .cmos_active_video                 (                                ),
    .cmos_frame_data            (rgb0_data                ),
    .cmos_frame_data_24     ()
);

运行程序后提示WARNING: [Labtools 27-3413] Dropping logic core with cellname:'u1_ila_own' at location 'uuid_0F1FC1E558A85336AAA26798EB0419A8' from probes file, since it cannot be found on the programmed device.

最佳答案

查看完整内容[请看2#楼]

怀疑可能是VIVADO重新编译生成了比特流,但是sdk那里的硬件平台并没有更新过来,你可以把sdk工程删除,重新创建下试试
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2023-9-11 21:11:49 | 显示全部楼层
怀疑可能是VIVADO重新编译生成了比特流,但是sdk那里的硬件平台并没有更新过来,你可以把sdk工程删除,重新创建下试试
回复

使用道具 举报

2

主题

132

帖子

0

精华

高级会员

Rank: 4

积分
648
金钱
648
注册时间
2020-4-21
在线时间
83 小时
发表于 2023-9-13 09:16:29 | 显示全部楼层
你是不是bit文件和ltx文件不对应
回复

使用道具 举报

18

主题

51

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
231
金钱
231
注册时间
2022-10-7
在线时间
70 小时
 楼主| 发表于 2023-9-13 19:18:30 | 显示全部楼层
932904676xy 发表于 2023-9-13 09:16
你是不是bit文件和ltx文件不对应

请问怎么看呢?我试过把prj.run删掉后重新生成比特流还是不行
回复

使用道具 举报

18

主题

51

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
231
金钱
231
注册时间
2022-10-7
在线时间
70 小时
 楼主| 发表于 2023-9-15 20:38:00 | 显示全部楼层
整个报错信息是
WARNING: [Labtools 27-3413] Dropping logic core with cellname:'u1_ila_own' at location 'uuid_0F1FC1E558A85336AAA26798EB0419A8' from probes file, since it cannot be found on the programmed device.
WARNING: [Labtools 27-1974] Mismatch between the design programmed into the device xc7z020_1 and the probes file(s) G:/Project/FPGA_MATLAB/frame_diff_text/prj/prj.runs/impl_1/top.ltx.
The device design has 2 ILA core(s) and 0 VIO core(s). 0 ILA core(s) and 0 VIO core(s) are matched in the probes file(s).
Resolution:
1. Reprogram device with the correct programming file and associated probes file(s) OR
2. Goto device properties and associate the correct probes file(s) with the programming file already programmed in the device.
回复

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2023-9-19 09:31:28 | 显示全部楼层
下载程序界面vivado会自动识别工程的bit文件和ltx文件,不要手动选择
回复

使用道具 举报

18

主题

51

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
231
金钱
231
注册时间
2022-10-7
在线时间
70 小时
 楼主| 发表于 2023-9-19 18:49:21 | 显示全部楼层
QinQZ 发表于 2023-9-19 09:31
下载程序界面vivado会自动识别工程的bit文件和ltx文件,不要手动选择

你好,我并没有手动选择,在SDK上下载程序后,vivado里连接硬件自动弹出ila核波形观察界面,然后弹出上面的警告,其他工程并没有这个错误
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-4 08:15

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表