感觉写入FPGA后，时钟速度跟预想的不一样

linyilong3

1. module flow_led
   
2. (
   
3.         input sys_clk,
   
4.         input sys_rst_n,
   
5.         output reg[3:0] led
   
6.        
   
7. );
   
8. 
   
9. reg[23:0] counter;
   
10. 
    
11. //计数器对系统时钟计时, 计时0.2s
    
12. always @(posedge sys_clk or negedge sys_rst_n) begin
    
13.      if(!sys_rst_n)
    
14.          counter = 24'd0;
    
15.      else if (counter < 24'd1000_0000)
    
16.          counter = counter + 1'b1;
    
17.      else
    
18.           counter = 24'd0;
    
19. end
    
20. 
    
21. // 通过移位寄存器控制IO口的高低电平，从而改变LED的显示状态
    
22. always @(posedge sys_clk or negedge sys_rst_n) begin
    
23.      if(!sys_rst_n)
    
24.           led = 4'b0001;
    
25.      else if(counter == 24'd1000_0000)
    
26.           led[3:0] = {led[2:0], led[3]};
    
27.      else
    
28.           led = led;
    
29. end
    
30. 
    
31. endmodule

复制代码

上面代码是流水灯的代码，用modelsim仿真的话看着没问题，但是写入到fpga里面，流水灯基本不动
把cuunter修改为1_0000后，流水灯几秒钟变一次
把counter修改为1000后，流水灯有时候变很快有时候变很慢
感觉很奇怪，是代码哪里出问题了吗

有一个关于时钟的错误，不知道是不是因为这个？
Warning (332060): Node: sys_clk was determined to be a clock but was found without an associated clock assignment.

linyilong3

问题找到了，原始是我用的是1的代码，但是我买的板是2.0的