正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › ZYNQ双核通信实验时CPU1部分报错

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 1976|回复: 1

[XILINX] ZYNQ双核通信实验时CPU1部分报错

2 主题	3 帖子	0 精华

积分: 20
金钱: 20
注册时间: 2021-7-22
在线时间: 4 小时

发消息

发表于 2023-5-23 11:35:05 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

新建好cpu1的工程以后就报错请问各位是为啥？

屏幕截图 2023-05-23 113338.png

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

0 主题	27 帖子	0 精华

Rank: 2

积分: 69
金钱: 69
注册时间: 2023-5-6
在线时间: 10 小时

发消息

发表于 2023-5-23 13:33:57 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

报错原因可能是：
1：两个CPU设置的DDR3的地址可能重复
2：没有禁用CPU0和CPU1的共享资源L2 Cache
3：缺少某个头文件
4：错误提示路径下的makefile有问题

回复支持反对

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-4 06:41

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表