时钟偏差有正偏差负偏差中接收寄存器如何理解

luoengineer

正点原子在资料中有一个文档：正点原子FPGA静态时序分析与时序约束_V2.2.pdf,里面分析时钟偏差，有如下面描述：
时钟偏差分为两类：正偏差和负偏差。
当信号传输的目标寄存器在接收寄存器之前捕获正确的时钟信号，电路发生正偏差（也就是时
钟布线方向与数据流水方向一致）；
反之，当信号传输的目标寄存器在接收寄存器之后捕获正确的时钟信号，电路发生负偏差（也
就是时钟布线方向与数据流水方向相反）

我不太明白接收寄存器是什么概念，比如上图a，是否可以理解为如果R2是目标寄存器，那么R3就是接收寄存器？
所以R2会在R3之前捕获正确的时钟信号而发生了正偏差，反之b图发生了负偏差 ？
这样理解是正确的吧？

932904676xy

理解正确