OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3790|回复: 2

I.MX6系列时钟树中PLL问题

[复制链接]

1

主题

5

帖子

0

精华

新手上路

积分
23
金钱
23
注册时间
2023-1-8
在线时间
4 小时
发表于 2023-2-11 22:50:28 | 显示全部楼层 |阅读模式
在“第十六章 主频和时钟配置实验”章节中,按照教程编写程序后led灯和beep都正常,
自己学习手册之后又按照自己思路编写了一遍,在PLL配置部分,自己增加了PLL的Power Down和Power On部分,发现整个运行不正常了,好像时钟没有配置成功,没有进入工作状态
代码如图所示,当注释掉Power Down和Power On两行代码之后就正常了,为什么PLL不能Power Down和Power On呢?
PowerDown.PNG
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

1

主题

5

帖子

0

精华

新手上路

积分
23
金钱
23
注册时间
2023-1-8
在线时间
4 小时
 楼主| 发表于 2023-2-12 09:43:24 | 显示全部楼层
这个问题已经解决了,Power Down和Power On两种状态弄反了
回复 支持 反对

使用道具 举报

6

主题

17

帖子

0

精华

新手上路

积分
48
金钱
48
注册时间
2015-1-5
在线时间
16 小时
发表于 2023-2-19 11:54:51 | 显示全部楼层
Hi 楼主

请教您一下
在单独配置pll-arm时钟的时候
我这样配置就可以实现800M
CCM_ANALOG->PLL_ARM |= ((1<<13) | (((66 << 0) & 0X7F)));
但是分开写,就配置不成功
CCM_ANALOG->PLL_ARM |= (((66 << 0) & 0X7F));
CCM_ANALOG->PLL_ARM |= (1<<13);

您知道原因嘛?
无法可挡
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-25 07:13

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表