PL写入BRAM数据地址错位问题

youzhisan · 发表于 2022-5-3 18:35:09

本帖最后由 youzhisan 于 2022-5-3 18:36 编辑

在PL端生成0-4095一共4096个数据到BRAM里，调试发现数据有错位，BRAM内存前50个左右没存到，从第50个位置以后才开始存
，请问导致这些问题的原因有哪些呢？

arm51avr · 发表于 2022-5-3 18:35:10

Block Design，还有主要代码，发上来分析下？

youzhisan · 发表于 2022-5-22 00:28:54

arm51avr 发表于 2022-5-5 23:36
Block Design，还有主要代码，发上来分析下？

感谢，目前问题已经解决，测试发现可能是自定义IP核的操作地址写得不太对，后来重新写了一下就可以使用了

帐号		自动登录	找回密码
密码			立即注册

[XILINX] PL写入BRAM数据地址错位问题