6538| 6
|
[ALTERA] 请教原子哥关于FPGA上电复位的问题 |
1金钱
最佳答案但是这个解释可能并不是很准确,个人理解是Verilog内除非指明初始值,比如reg test = 0,否则初始值取决于编译器;
没有指定初始值就是不定态x,一般编译器会将在复位状态下的值认为是初始值,个人认为是这样的
| ||
| ||
![]() |
||
| ||
| ||
| ||
![]() |
||
| ||
| ||
|手机版|OpenEdv-开源电子网
( 粤ICP备12000418号-1 )
GMT+8, 2025-4-6 11:33
Powered by OpenEdv-开源电子网
© 2001-2030 OpenEdv-开源电子网