新起点V2 SDRAM实验，有些参数不太理解

CJC529

`define     end_rdburst                cnt_clk       == sdram_rd_burst-3     //读突发终止
`define            end_tread                cnt_clk        == sdram_rd_burst+2     //突发读结束     
`define     end_wrburst                cnt_clk      == sdram_wr_burst-1     //写突发终止
`define            end_twrite                cnt_clk        == sdram_wr_burst-1     //突发写结束




这里为什么突发读结束后还要加2个时钟么，不应该已经读结束了，如果是预留2个时钟，但为什么突发写要提前一个时钟节拍呢

LISA2021

是为了配合生成读写响应信号，这个信号是给sdram地址管理模块用来变更sdram读写地址的，你可以抓取波形看一下。

疾如风

帮顶