OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 6088|回复: 3

[XILINX] 达芬奇之FPGA开发指南教程中DDR3部分的一些小错误

[复制链接]

1

主题

8

帖子

0

精华

初级会员

Rank: 2

积分
111
金钱
111
注册时间
2020-7-11
在线时间
21 小时
发表于 2021-1-26 20:45:32 | 显示全部楼层 |阅读模式
在DDR教程中,如下图中,写的ADDR_WIDTH为27,其实应该为28的,RANK(1)+BANK(3)+ROW(15)+COL(10)=28,app_addr的范围为[ADDR_WIDTH:0]=[27:0],且在代码中也是这么写的,基本上可以认定达芬奇之FPGA开发指南教程中这里有点小错误,反映一下。

ADDR1.png
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2021-1-27 09:11:11 | 显示全部楼层
是的,应该是28,谢谢反馈
回复 支持 反对

使用道具 举报

1

主题

26

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
2041
金钱
2041
注册时间
2011-3-3
在线时间
155 小时
发表于 2021-3-24 14:53:33 | 显示全部楼层
为什么要加两个RANK位宽呢
回复 支持 反对

使用道具 举报

1

主题

8

帖子

0

精华

初级会员

Rank: 2

积分
111
金钱
111
注册时间
2020-7-11
在线时间
21 小时
 楼主| 发表于 2021-5-25 15:39:57 | 显示全部楼层
cui148 发表于 2021-3-24 14:53
为什么要加两个RANK位宽呢

这里的位宽只有一个啊
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-3 20:20

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表