FPGA读不出RAM存储的数据一直显示为零

virtues · 发表于 2021-1-23 12:32:27

小弟想用两个block RAM进行交替存储，所以先随便设计为交替存储32个8bit数据。所以就调用了2个RAM IP核，分别命名为RAM0和RAM1，地址线和写入数据线共用，使能线、读写控制线、读出数据线分开。结果只有RAM1能读出数据，而RAM0读出一直为零。想问问各位大佬有没有遇到过这类问题

virtues · 发表于 2021-1-23 12:32:28

已搞懂，单口RAM的读是一直使能的，并不随WEA信号的高低而改变。WEA控制的是是否写入而已，当WEA为低电平时，因为例程中是写0，所以读出来的就是0，其实不是没读出数据，而是读出的是0

virtues · 发表于 2021-1-23 12:33:15

顶一下

帐号		自动登录	找回密码
密码			立即注册

[其他] FPGA读不出RAM存储的数据一直显示为零