【正点原子FPGA连载】第三十章双路高速DA实验--摘自【正点原子】超越者之FPGA开发指南

正点原子运营 · 发表于 2021-1-21 11:28:57

本帖最后由正点原子运营于 2021-1-21 11:43 编辑

1）实验平台：正点原子超越者FPGA开发板
2）平台购买地址：https://item.taobao.com/item.htm?&id=631660290421
3）全套实验源码+手册+视频下载地址：http://www.openedv.com/docs/boards/fpga/zdyz-chaoyuezhe.html
4）本章实例源码下载：

23_hs_dual_da.rar (2.89 MB, 下载次数: 3)

2021-1-21 11:43 上传

点击文件名下载附件
5）正点原子FPGA交流群：905624739点击加入：

6）关注正点原子公众号，获取最新资料更新

第三十章双路高速DA实验

DAC（Digital to Analog Converter，即数模转换器）是大多数系统中必不可少的组成部件，用于将离散的数字信号转换成连续的模拟信号，它们是连接模电电路和数字电路必不可少的桥梁。在很多场合下， DAC的转换速度甚至直接决定了整个系统的运行速度。本章我们将使用高速DA芯片实现数模转换，产生正弦波模拟电压信号。
本章包括以下几个部分：
3030.1  简介
30.2  实验任务
30.3  硬件设计
30.4  程序设计
30.5  下载验证

30.1简介
本章我们使用的双路DA模块是正点原子推出的一款双路高速数模转换模块（ATK_DUAL_HS_DA），高速DA转换芯片是由思瑞浦公司生产的3PD5651E芯片。
ATK_DUAL_HS_DA模块的硬件结构图如下图所示。

图 30.1.1 ATK_DUAL_HS_DA模块硬件结构图

由上可知，3PD5651E芯片输出的是一对差分电流信号，为了防止受到噪声干扰，电路中接入了低通滤波器，然后通过高性能和高带宽的运放电路，实现差分变单端以及幅度调节等功能，使整个电路性能得到了最大限度的提升，最终输出的模拟电压范围是-5V~+5V。
下面来介绍下这款芯片。
3PD5651E是3PEAK公司（思瑞浦微电子科技股份有限公司）生产的DAC系列数模转换器，具有高性能、低功耗的特点。3PD5651E的数模转换位数为10位，最大转换速度为125MSPS（每秒采样百万次，Million Samples per Second）。
3PD5651E的内部功能框图如下图所示：

图 30.1.2 内部功能框图

3PD5651E在时钟（CLOCK）的驱动下工作，内部集成了+1.1V参考电压(+1.10V REF)、运算放大器、电流源（CURRENT SOURCE ARRAY）和锁存器（LATCHES）。两个电流输出端IOUTA和IOUTB为一对差分电流，当输入数据为0（DB9~DB0=10’h000）时，IOUTA的输出电流为0，而IOUTB的输出电流达到最大，最大值的大小跟参考电压有关；当输入数据全为高点平（DB9~DB0=10’h3ff）时，IOUTA的输出电流达到最大，最大值的大小跟参考电压有关，而IOUTB的输出电流为0。
3PD5651E必须在时钟的驱动下才能把数据写入片内的锁存器中，其触发方式为上升沿触发，3PD5651E的时序图如下图所示：

图 30.1.3 芯片时序图

图 30.1.4 FPGA内部时序

如图 30.1.3中的DBO-DB9和CLOCK是3PD5651E的10位输入数据和为输入时钟，IOUTA和IOUTB为3PD5651E输出的电流信号。由图 30.1.3可知，数据在时钟的上升沿锁存，因此我们可以在时钟的下降沿发送数据，这样使DA芯片在数据的中央采样，保证数据采样的准确性，如图 30.1.4所示。需要注意的是，CLOCK的时钟频率越快，3PD5651E的数模转换速度越快，3PD5651E的时钟频率最快为125Mhz。
IOUTA和IOUTB为3PD5651E输出的一对差分电流信号，通过外部电路低通滤波器与运放电路输出模拟电压信号，电压范围是-5V至+5V之间。当输入数据等于0时，3PD5651E输出的电压值为5V；当输入数据等于10’h3ff时，3PD5651E输出的电压值为-5V。
3PD5651E是一款数字信号转模拟信号的器件，内部没有集成DDS（Direct Digital Synthesizer，直接数字式频率合成器）的功能，但是可以通过控制3PD5651E的输入数据，使其模拟DDS的功能。例如，我们使用3PD5651E输出一个正弦波模拟电压信号，那么我们只需要将3PD5651E的输入数据按照正弦波的波形变化即可，下图为3PD5651E的输入数据和输出电压值按照正弦波变化的波形图。

图 30.1.5 3PD5651E正弦波数据（左）、电压值（右）

由上图可知，数据在0至1023之间按照正弦波的波形变化，最终得到的电压也会按照正弦波波形变化，当输入数据重复按照正弦波的波形数据变化时，那么3PD5651E就可以持续不断的输出正弦波的模拟电压波形。需要注意的是，最终得到的3PD5651E的输出电压变化范围由其外部电路决定的，当输入数据为0时，3PD5651E输出+5V的电压；当输入数据为1023时，3PD5651E输出-5V的电压。
由此可以看出，只要输入的数据控制的得当，AD9708可以输出任意波形的模拟电压信号，包括正弦波、方波、锯齿波、三角波等波形。
30.2实验任务
本节实验任务是使用超越者开发板及双路高速DA扩展模块（ATK_DUAL_HS_DA模块）实现数模转换。首先利用FPGA产生正弦波变化的数字信号，经过DA芯片后转换成模拟信号，然后通过示波器观察模拟信号的波形是否按照正弦波波形变化。
30.3硬件设计
ATK_DUAL_HS_DA模块由2个型号为3PD5651E 的DA转换芯片组成。3PD5651E的原理图如下图所示。

图 30.3.1 芯片原理图

由上图可知，3PD5651E输出的一对差分电流信号先经过滤波器，再经过运放电路得到一个单端的模拟电压信号。图中右侧的RP1为滑动变阻器，可以调节输出的电压范围，推荐通过调节滑动变阻器，使输出的电压范围在-5V至+5V之间，从而达到DA转换芯片的最大转换范围。
ATK_DUAL_HS_DA模块的实物图如下图所示。

图 30.3.2 ATK_DUAL_HS_DA模块实物图

本实验中，各端口信号的管脚分配如下表所示。

表 30.3.1 双路高速DA转换实验管脚分配

对应的UCF约束语句如下所示：
NET sys_clk                      TNM_NET = sys_clk_pin;
TIMESPEC TS_sys_clk_pin = PERIOD sys_clk_pin 50000 kHz;
NET sys_clk                      LOC = N8  | IOSTANDARD = "LVCMOS33";
NET sys_rst_n                   LOC = G16 | IOSTANDARD = "LVCMOS33";
NET da_clk                      LOC = J11 | IOSTANDARD = "LVCMOS33";
NET da_clk1                      LOC = K11 | IOSTANDARD = "LVCMOS33";
NET da_data<0>                   LOC = J13 | IOSTANDARD = "LVCMOS33";
NET da_data<1>                   LOC = L14 | IOSTANDARD = "LVCMOS33";
NET da_data<2>                   LOC = L12 | IOSTANDARD = "LVCMOS33";
NET da_data<3>                   LOC = L13 | IOSTANDARD = "LVCMOS33";
NET da_data<4>                   LOC = N14 | IOSTANDARD = "LVCMOS33";
NET da_data<5>                   LOC = M14 | IOSTANDARD = "LVCMOS33";
NET da_data<6>                   LOC = H16 | IOSTANDARD = "LVCMOS33";
NET da_data<7>                   LOC = H15 | IOSTANDARD = "LVCMOS33";
NET da_data<8>                   LOC = P15 | IOSTANDARD = "LVCMOS33";
NET da_data<9>                   LOC = R14 | IOSTANDARD = "LVCMOS33";

NET da_data1<0>                LOC = F9 | IOSTANDARD = "LVCMOS33";
NET da_data1<1>                LOC = C10 | IOSTANDARD = "LVCMOS33";
NET da_data1<2>                LOC = D9 | IOSTANDARD = "LVCMOS33";
NET da_data1<3>                LOC = E10 | IOSTANDARD = "LVCMOS33";
NET da_data1<4>                LOC = D11 | IOSTANDARD = "LVCMOS33";
NET da_data1<5>                LOC = D12 | IOSTANDARD = "LVCMOS33";
NET da_data1<6>                LOC = H11 | IOSTANDARD = "LVCMOS33";
NET da_data1<7>                LOC = G12 | IOSTANDARD = "LVCMOS33";
NET da_data1<8>                LOC = H13 | IOSTANDARD = "LVCMOS33";
NET da_data1<9>                LOC = F13 | IOSTANDARD = "LVCMOS33";
30.4程序设计
根据本章的实验任务，FPGA需要连续输出正弦波波形的数据，才能使3PD5651E连续输出正弦波波形的模拟电压，如果通过编写代码使用三角函数公式运算的方式输出正弦波数据，那么程序设计会变得非常复杂。在工程应用中，一般将正弦波波形数据存储在RAM或者ROM中，由于本次实验并不需要写数据到RAM中，因此我们将正弦波波形数据存储在只读的ROM中，直接读取ROM中的数据发送给DA转换芯片即可。
图 30.4.1是根据本章实验任务画出的系统框图。ROM里面事先存储好了正弦波波形的数据，DA数据发送模块从ROM中读取数据，将数据和时钟送到3PD5651E芯片的输入数据端口和输入时钟端口。
双路高速DA实验的系统框图如图 30.4.1所示：

图 30.4.1 双路高速DA系统框图

从系统框图中可以看到本次实验FPGA负责产生驱动时钟和正弦波数据，而DA外设会将数字信号转换成模拟信号。因此我们模仿高速AD/DA实验，先使用上位机软件生成一个正弦波数据的CEO文件，然后将它初始化到ROM中去。之后我们就可以将它读取出来发送给外部DA外设使用，这里还需要注意的是我们给外部外设模块提供驱动时钟是125MHZ，所以不能像高速AD/DA实验那样采取分频计数器的方式产生时钟了，而是需要创建一个PLL IP核去倍频一个125MHZ时钟，再将这个时钟复用给两路IO口，作为双路DA模块的驱动时钟。因此我们代码中就包含了ROM、PLL、数据发送这三个模块。
现在我们先来使用上位机生成正弦波数据（COE文件）。
上位机工具位于开发板所随附的资料“6_软件资料/1_软件/WaveToMem”目录下，双击“WaveToMem_V1.2.exe”运行软件。
接下来我们对软件进行设置，如图 30.4.2所示，这里对软件界面做个简单的介绍。
位宽：波形数据的位宽。由于ATK_DUAL_HS_DA模块的DA芯片数据位宽为10位，因此这里将位宽设成10位。
深度：一个波形周期包含了多少个数据量。这里将深度设置成1024。需要说明的是，在用Block Memory Generator IP核生成ROM时，配置ROM的宽度和深度和上位机设置的位宽和深度保持一致。
波形频率设置：对波形倍频，倍数值越大，最终生成的波形频率越快（频率太高，可能导致波形失真），这里保持默认，即设置成1位。
波形类型：软件支持将正弦波、方波、锯齿波和三角波的波形转换成存储波形格式的文件。
生成文件：软件支持将波形转换成COE（Vivado软件支持的存储格式）和MIF（Quartus软件支持的存储格式）格式文件，这里保持默认，即选中COE文件格式。
然后点击“一键生成”按钮，在弹出的界面中选择COE文件的存放路径并输入文件名，这里将COE文件保存在工程的doc文件夹下。WaveToMem转换过程中的软件界面如下图所示：

图 30.4.2 WaveToMem软件界面

使用Notepad++代码编辑器打开生成的COE文件后如下图所示：

图 30.4.3 COE文件打开界面

有了COE文件后我们就可以创建ROM IP核了。
首先打开IP核创建界面，在搜索栏中输入blocking，找到Block Memory Generator IP核，如下图所示：

图 30.4.4 创建ROM IP核

创建好IP核后（创建IP核的步骤有不熟悉的可以参考RAM IP核实验章节，学到这一章节就默认读者已入门）就可以开始对ROM IP核的参数进行配置，如下图所示：

图 30.4.5 参数配置

如上图所示，参数配置第一页我们只需要配置接口类型，选择Native，然后点击“Next>”进入参数配置第二页，如下图所示：

图 30.4.6 参数配置

参数配置第二页主要是设置存储类型（Memory Type），这里选择单端口ROM，然后点击“Next>”进入参数配置第三页，如下图所示：

图 30.4.7 参数配置

参数配置第三页主要配置读数据宽度和读数据深度，这里根据我们生成的COE文件决定的，设置成位宽为8位，深度为256（深度就是指数据量有256个数据，每个数据是8bit位宽），然后点击“Next>”进入参数配置第四页，如下图所示：

图 30.4.8 参数配置

参数配置第四页比较重要，这里我们要把Load Init File选项勾上，然后把我们刚刚生成的COE文件加载进来，这样我们的ROM中就初始化了一个正弦波数据，可以被读取出来使用。之后点击“Next>”进入参数配置第五页，如下图所示：

图 30.4.9 参数配置

参数配制第五页是复位选项设置，这里不需要复位，把复位选项去掉，然后点击“Next>”，进入参数配置第六页，如下图所示：

图 30.4.10参数配置

参数配制第六页类似于Summary界面，不需要设置，直接点击Generate生成ROM IP 核，生成成功如下图所示：

图 30.4.11 生成ROM IP核成功

接下来我们来看看顶层代码，如下所示：

1 module hs_dual_da(
2 input sys_clk ， //系统时钟
3 input sys_rst_n ， //系统复位，低电平有效
4 //DA接口
5 output da_clk ， //DA采样时钟
6 output [9:0] da_data ， //DA采样数据
7 output da_clk1 ， //DA采样时钟
8 output [9:0] da_data1 //DA采样数据
9 );
10
11 //wire define
12 wire [9:0] rd_addr; //ROM地址?
13 wire [9:0] rd_data; //ROM数据
14 wire clk;
15 wire clk_buff;
16 wire da_clk_oddr;
17 //*****************************************************
18 //** main code
19 //*****************************************************
20
21
22 assign da_data1 = da_data;
23
24 rom u_rom (
25 .clka(clk)， // input clka
26 .addra(rd_addr)， // input [7 : 0] addra
27 .douta(rd_data) // output [7 : 0] douta
28 );
29
30 pll u_pll
31 (// Clock in ports
32 .CLK_IN1(clk_buff)， // IN
33 // Clock out ports
34 .CLK_OUT1(clk)); // OUT
35
36 da_wave_send u_da_wave_send(
37 .clk (clk)，
38 .rst_n (sys_rst_n)，
39 .rd_data (rd_data)，
40 .rd_addr (rd_addr)，
41 .da_clk (da_clk_oddr)，
42 .da_data (da_data)
43 );
44
45 IBUFG #(
46 .IOSTANDARD("DEFAULT")
47 ) IBUFG_inst (
48 .O(clk_buff)， // Clock buffer output
49 .I(sys_clk) // Clock buffer input (connect directly to top-level port)
50 );
51
52
53 ODDR2 #(
54 .DDR_ALIGNMENT("NONE")， // Sets output alignment to "NONE"， "C0" or "C1"
55 .INIT(1'b0)， // Sets initial state of the Q output to 1'b0 or 1'b1
56 .SRTYPE("SYNC") // Specifies "SYNC" or "ASYNC" set/reset
57 ) ODDR2_inst_1 (
58 .Q(da_clk)， // 1-bit DDR output data
59 .C0(da_clk_oddr)， // 1-bit clock input
60 .C1(~da_clk_oddr)， // 1-bit clock input
61 .CE(1'b1)， // 1-bit clock enable input
62 .D0(1'b1)， // 1-bit data input (associated with C0)
63 .D1(1'b0)， // 1-bit data input (associated with C1)
64 .R(1'b0)， // 1-bit reset input
65 .S(1'b0) // 1-bit set input
66 );
67
68 ODDR2 #(
69 .DDR_ALIGNMENT("NONE")， // Sets output alignment to "NONE"， "C0" or "C1"
70 .INIT(1'b0)， // Sets initial state of the Q output to 1'b0 or 1'b1
71 .SRTYPE("SYNC") // Specifies "SYNC" or "ASYNC" set/reset
72 ) ODDR2_inst_2 (
73 .Q(da_clk1)， // 1-bit DDR output data
74 .C0(da_clk_oddr)， // 1-bit clock input
75 .C1(~da_clk_oddr)， // 1-bit clock input
76 .CE(1'b1)， // 1-bit clock enable input
77 .D0(1'b1)， // 1-bit data input (associated with C0)
78 .D1(1'b0)， // 1-bit data input (associated with C1)
79 .R(1'b0)， // 1-bit reset input
80 .S(1'b0) // 1-bit set input
81 );
82
83
84 endmodule

复制代码

从顶层代码中可以看到，我们例化了PLL模块（pll），ROM模块（rom）以及数据发送模块（da_wave_send），这里如果读者对PLL IP核的创建还不熟悉的可以参考PLL IP核实验，本工程还调用了INBUFG和ODDR2的原语，主要是和Spartan-6的时钟资源和IO资源有关，详情请参考Xilinx官方文档UG382与UG381。这里要注意一点的是，我们是双路DA模块所以在第22行代码我将数据复用了，并且ODDR2原语我也调用了两个，将DA模块的驱动时钟也复用成两路，这样就有了两路时钟两路数据去驱动外设模块了。
接下来我们再看看DA数据发送模块代码，如下所示：

1 module da_wave_send(
2 input clk ， //时钟
3 input rst_n ， //复位信号，低电平有效
4
5 input [9:0] rd_data， //ROM读出的数据
6 output reg [9:0] rd_addr， //读ROM地址
7 //DA芯片接口
8 output da_clk ， //DA(AD9708)驱动时钟，最大支持125Mhz时钟
9 output [9:0] da_data //输出给DA的数据
10 );
11
12 //parameter
13 //频率调节控制
14 parameter FREQ_ADJ = 10'd5; //频率调节，FREQ_ADJ的越大，最终输出的频率越低，范围0~255
15
16 //reg define
17 reg [9:0] freq_cnt ; //频率调节计数器
18
19 //*****************************************************
20 //** main code
21 //*****************************************************
22
23 //数据rd_data是在clk的上升沿更新的，所以DA芯片在clk的下降沿锁存数据是稳定的时刻
24 //而DA实际上在da_clk的上升沿锁存数据，所以时钟取反，这样clk的下降沿相当于da_clk的上升沿
25 assign da_clk = ~clk;
26 assign da_data = rd_data; //将读到的ROM数据赋值给DA数据端口
27
28 //频率调节计数器
29 always @(posedge clk or negedge rst_n) begin
30 if(rst_n == 1'b0)
31 freq_cnt <= 10'd0;
32 else if(freq_cnt == FREQ_ADJ)
33 freq_cnt <= 10'd0;
34 else
35 freq_cnt <= freq_cnt + 10'd1;
36 end
37
38 //读ROM地址
39 always @(posedge clk or negedge rst_n) begin
40 if(rst_n == 1'b0)
41 rd_addr <= 10'd0;
42 else begin
43 if(freq_cnt == FREQ_ADJ) begin
44 rd_addr <= rd_addr + 10'd1;
45 end
46 end
47 end
48
49 endmodule

复制代码

在代码的第14行定义了一个参数FREQ_ADJ（频率调节），可以通过控制频率调节参数的大小来控制最终输出正弦波的频率大小，频率调节参数的值越小，正弦波频率越大。频率调节参数调节正弦波频率的方法是通过控制读ROM的速度实现的，频率调节参数越小，freq_cnt计数到频率调节参数值的时间越短，读ROM数据的速度越快，那么正弦波输出频率也就越高；反过来，频率调节参数越大，freq_cnt计数到频率调节参数值的时间越长，读ROM数据的速度越慢，那么正弦波输出频率也就越低。由于freq_cnt计数器的位宽为10位，计数范围是0~1023，所以频率调节参数FREQ_ADJ支持的调节范围是0~1023，可通过修改freq_cnt计数器的位宽来修改FREQ_ADJ支持的调节范围。
WaveToMem软件设置ROM深度为1024，倍频系数为1，而输入时钟为125Mhz，那么一个完整的正弦波周期长度为1024*8ns = 8192ns，当FREQ_ADJ的值为0时，即正弦波的最快输出频率为1s/8192ns(1s = 1000000000ns) ≈ 122.0Khz。当我们把FREQ_ADJ的值设置为5时，一个完整的正弦波周期长度为5120ns*(5+1) =49152ns，频率约为20.35KHz。也可以在WaveToMem软件设置中增加倍频系数或者增加AD的驱动时钟来提高正弦波输出频率。
30.5下载验证
将高速双路DA模块插入超越者开发板J2扩展口，连接时注意扩展口电源引脚方向和开发板电源引脚方向一致，然后将下载器一端连接电脑，另一端与开发板上对应端口连接，最后连接电源线并打开电源开关。
超越者开发板硬件连接实物图如下图所示：

图 30.5.1 超越者开发板硬件连接实物图

打开iMPACT工具，将生成好的bit流文件下载到FPGA中后，然后使用示波器测量双路DA输出通道的波形。首先将示波器带夹子的一端连接到开发板的GND位置（可使用杜邦线连接至开发板上的任一的GND管脚），然后将另一端探针插入双路DA模块通道中间的金属圆圈内（注意将红色的保护套拿掉），如图 30.5.2所示。

图 30.5.2 DA模拟电压测量孔位

此时观察示波器可以看到正弦波的波形，如果观察不到波形，可查看示波器设置是否正确，可以尝试按下示波器的“AUTO”，再次观察示波器波形。示波器的显示界面如下图所示：

图 30.5.3 示波器显示界面

调节旋钮，波形也会发生相应的变化，说明本次实验是成功的。

帐号		自动登录	找回密码
密码			立即注册

[XILINX] 【正点原子FPGA连载】第三十章双路高速DA实验--摘自【正点原子】超越者之FPGA开发指南

相关帖子

原子哥极力推荐 /2