OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 9148|回复: 4

[XILINX] PL Fabric Clocks时钟频率设置相关问题

[复制链接]

1

主题

14

帖子

0

精华

新手上路

积分
37
金钱
37
注册时间
2020-11-9
在线时间
10 小时
发表于 2020-12-21 17:56:54 | 显示全部楼层 |阅读模式
10金钱
本人小白,
FCLK_CLK0设置为180MHZ,还要用到FCLK_CLK1,我需要设置成200MHZ,为什么设置之后Actual frequency变成了187.5?
请问有谁知道吗?

最佳答案

查看完整内容[请看2#楼]

可以设置成功呀
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2020-12-21 17:56:55 | 显示全部楼层
回复

使用道具 举报

1

主题

14

帖子

0

精华

新手上路

积分
37
金钱
37
注册时间
2020-11-9
在线时间
10 小时
 楼主| 发表于 2020-12-23 16:07:20 | 显示全部楼层
试了下可能是和封装型号有关,我这边用的clg484-2的,180对应的actual frequency就是187.5
回复

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2020-12-23 19:21:55 | 显示全部楼层
深夜清醒 发表于 2020-12-23 16:07
试了下可能是和封装型号有关,我这边用的clg484-2的,180对应的actual frequency就是187.5

如果没有,可能确实达不到所需的时钟,但会生成一个非常接近于你要设置的那个时钟
回复

使用道具 举报

1

主题

14

帖子

0

精华

新手上路

积分
37
金钱
37
注册时间
2020-11-9
在线时间
10 小时
 楼主| 发表于 2020-12-24 09:16:45 | 显示全部楼层
QinQZ 发表于 2020-12-23 19:21
如果没有,可能确实达不到所需的时钟,但会生成一个非常接近于你要设置的那个时钟

我这边是要做使用gmii_to_rgmii的核实现PL端网口,现在这样综合、实现下来时序就有严重警告,看UG160上面clkin只能用200,不知道能不能调低一点来用
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-3 16:36

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表