当两个引脚以推挽输出的方式一个输出高电平，一个输出低电平

asshole

我有一个小疑问，当两个引脚以推挽输出的方式一个输出高电平，一个输出低电平，输入到同一个引脚，那么这个引脚是低电平还是高电平，实践证明是低电平。但是我觉得要同时输出，不然后面应该就是后面输出的那个脚的电平状态

现如今，两个引脚推挽输出，但是输出端加二极管，类似于或门，但是还是和上面的情况一样

有没有遇到同样的状况的。

姚先起

逻辑不对，看你配置上拉还是下拉输出的，如果两个都是上拉，一高一低输出低，如果两个都是下拉，一高一低输出高，如果一个配置上拉，一个下拉，那么是中间值。配置输出只是打开和关闭IO的MOS管。

asshole

姚先起 发表于 2020-11-12 10:00
逻辑不对，看你配置上拉还是下拉输出的，如果两个都是上拉，一高一低输出低，如果两个都是下拉，一高一低输 ...

我输出设置的是推挽

阿侑kevin

输出低是芯片内部接地了，就算输出高电平在引脚处测应该也是低电平，这么玩IO会玩坏的

asshole

阿侑kevin 发表于 2020-11-12 14:50
输出低是芯片内部接地了，就算输出高电平在引脚处测应该也是低电平，这么玩IO会玩坏的

我总共是三块板卡，一块板卡的PA4输出高电平，第二块板卡的PA4输出低电平，都输入到第3块板卡的PA4引脚，我的理解就是应该是个与操作吧

TheHellc

你这么玩，芯片容易被你玩坏。。。C:\Users\Administrator\Desktop\QQ图片20201113103526.png

TheHellc

TheHellc 发表于 2020-11-13 10:36
你这么玩，芯片容易被你玩坏。。。

发不了图片么。。。。

TheHellc

http://www.openedv.com/forum.php ... newthread&fid=2

TheHellc

算了，无视我上面发的几个回复吧。

edmund1234

两个IO短路， 而分别输出不同的电平， 你测量到的结果不管是高还是低都是正常， 因为它这就是落在undefine的区域里
推挽输出再加二极管， 那就等同于设置成开漏， 何必浪费那二极管呢

阿侑kevin

asshole 发表于 2020-11-12 17:42
我总共是三块板卡，一块板卡的PA4输出高电平，第二块板卡的PA4输出低电平，都输入到第3块板卡的PA4引脚， ...

数电----竞争、冒险，不是与