OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 7094|回复: 4

[ALTERA] 初学者,在学习输入流水灯程序时,一直提示错误,百思不得其解,流泪求助。

[复制链接]

1

主题

3

帖子

0

精华

新手入门

积分
14
金钱
14
注册时间
2020-10-30
在线时间
3 小时
发表于 2020-11-4 11:19:43 | 显示全部楼层 |阅读模式
1金钱
module flow_led
{
    input  sys_clk50,
    input  rst_n,         

         output reg[3:0] led
};

reg[23:0]  cnt;

always@(posedge sys_clk50 or negedge rst_n)
begin
   if(!rst_n)
            cnt <= 1'b 0;
   else
           if(cnt < 24'd 1000 0000)
              cnt <= cnt + 1'b1;
           else
              cnt <= 24'd0;
end

always@(posedge sys_clk or negedge rst_n)
begin
   if(!rst_n)
            led <= 4'b 0001;
   else
            if(cnt == 24'd 1000 0000)
               led <=  {led[2:0]+ led[3]};
            else
               led <= led;
end

endmodule

最佳答案

查看完整内容[请看2#楼]

这都已经告诉你为什么了,不是缺少括号就是多了语句没有加分号
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

22

主题

2247

帖子

0

精华

论坛元老

Rank: 8Rank: 8

积分
4458
金钱
4458
注册时间
2013-4-22
在线时间
333 小时
发表于 2020-11-4 11:19:44 | 显示全部楼层
这都已经告诉你为什么了,不是缺少括号就是多了语句没有加分号
回复

使用道具 举报

1

主题

3

帖子

0

精华

新手入门

积分
14
金钱
14
注册时间
2020-10-30
在线时间
3 小时
 楼主| 发表于 2020-11-4 11:20:47 | 显示全部楼层
Error (10170): Verilog HDL syntax error at flow_led.v(1) near text "{";  expecting ";"
回复

使用道具 举报

1

主题

3

帖子

0

精华

新手入门

积分
14
金钱
14
注册时间
2020-10-30
在线时间
3 小时
 楼主| 发表于 2020-11-9 10:28:15 | 显示全部楼层
谢谢您
回复

使用道具 举报

1

主题

2

帖子

0

精华

新手入门

积分
9
金钱
9
注册时间
2020-11-9
在线时间
1 小时
发表于 2020-11-10 07:56:44 | 显示全部楼层
移位那里错了,对于大括号那里两个位置拼在一起用的是逗号,而不是加号
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-3 16:35

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表