OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 6889|回复: 3

[ALTERA] signal tap logic analyzer 报错如下,求解决方案

[复制链接]

2

主题

6

帖子

0

精华

新手上路

积分
37
金钱
37
注册时间
2020-5-14
在线时间
4 小时
发表于 2020-10-22 22:09:00 | 显示全部楼层 |阅读模式
20金钱
Error (11176): Alt_sld_fab: Exception during generation: C:\Users\Íõ³¤½­\AppData\Local\Temp\alt8557_6607934780505699823.dir\0003_Temp\5471191230.txt

@原子哥

最佳答案

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

2

主题

6

帖子

0

精华

新手上路

积分
37
金钱
37
注册时间
2020-5-14
在线时间
4 小时
 楼主| 发表于 2020-10-22 22:09:01 | 显示全部楼层
回复

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2020-10-23 14:42:47 | 显示全部楼层
这个是在Quartus综合过程中报错?
回复

使用道具 举报

2

主题

6

帖子

0

精华

新手上路

积分
37
金钱
37
注册时间
2020-5-14
在线时间
4 小时
 楼主| 发表于 2020-10-23 19:46:08 | 显示全部楼层
QinQZ 发表于 2020-10-23 14:42
这个是在Quartus综合过程中报错?

是的,原来没有问题,加上stp文件后就报错了
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-3 13:21

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表