使用SignalTap2进行仿真时候想观察输入时钟sys_clk信号, 不知道怎么设置?

604415420 · 发表于 2020-9-27 17:46:47

如图所示, signal configuration栏的clock 选择sys_clk后, 需要观察的信号就不能再选择sys_clk了. 不知道怎么写代码可以观察到和sys_clk同步的信号, 谢谢!

QinQZ · 发表于 2020-9-27 17:46:48

先用锁相环产生100Mhz的时钟，然后100Mhz作为采样时钟，50Mhz作为观察信号，就可以了。

604415420 · 发表于 2020-9-28 15:08:09

QinQZ 发表于 2020-9-27 17:46
先用锁相环产生100Mhz的时钟，然后100Mhz作为采样时钟，50Mhz作为观察信号，就可以了。

哦, 明白了, 谢谢

帐号		自动登录	找回密码
密码			立即注册

[ALTERA] 使用SignalTap2进行仿真时候想观察输入时钟sys_clk信号, 不知道怎么设置?