求助多个访问源访问资源怎么处理

dddggg

FPGA外挂一片单口异步SRAM芯片， 如果FPGA有多个逻辑模块需要读写SRAM，怎么处理。 比如有2个采集器往里面写数据，2个处理器往外读数据，各个逻辑模块是异步独立的。   
读和写同时访问的冲突，似乎可以通过各加1个FIFO缓冲。  2个读访问 或者 2个写访问呢。

QinQZ

在模块里做一个分时复用，这样的逻辑就行了。

dddggg

QinQZ 发表于 2020-8-14 15:04
在模块里做一个分时复用，这样的逻辑就行了。

版主可以再详细指点下吗，在SRAM模块做分时复用吗？谢谢。

QinQZ

单独写一个切换的模块也可以。思路就是你的多路读写SRAM模块的端口信号，都连接到用于切换的模块；然后切换模块最终分时来选择其中一路连接到SRAM模块上。