程序转为RTL电路后的一点疑惑

Advent

如图中的或门电路，上面四个引脚是条件的相互或，输出引脚是或的结果，那最下的引脚是什么呢？为什么会多出一个引脚呢？

Advent

好吧，知道了，弱智问题，抱歉占用大家网络资源了

xiedonghui258

老哥，我想问下，Add0中的那个加法器为什么是 20'h80000 。你当时代码里面应该写的是1吧。