2734| 3
|
模拟信号,读取时第7bit总是错的,请问一下可能的原因 |
50金钱
最佳答案我最后解决了
【原本】定时器中断里面只有两个时间点,分别是上升沿和下降沿,在上升沿的时候(也测过下降沿)读取引脚,但都是不对的
【解决】后来我修正成4个时间点,上升沿、高电平中心点、下降沿、低电平中心点,并且在高电平中心点读取引脚,结果就正常了
先结帖了,谢谢
| ||
| ||
| ||
专治疑难杂症
|
||
| ||
|手机版|OpenEdv-开源电子网
( 粤ICP备12000418号-1 )
GMT+8, 2025-6-17 18:22
Powered by OpenEdv-开源电子网
© 2001-2030 OpenEdv-开源电子网