本帖最后由 正点原子01 于 2020-6-9 10:47 编辑
4）对正点原子FPGA感兴趣的同学可以加QQ群讨论：712557122 第一章 ZYNQ简介
ZYNQ是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（APSoC），它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可扩展性。与传统SoC解决方案不同的是，高度灵活的可编程逻辑（FPGA）可以实现系统的优化和差异化，允许添加定制外设与加速器，从而适应各种广泛的应用。 本章包括以下几个部分： 1.1 ZYNQ简介
1.2 FPGA简介
1.3 ZYNQ PL简介
1.4 ZYNQ PS简介 1.1 ZYNQ简介Zynq-7000系列是Xilinx于2010年4月推出的行业第一个可扩展处理平台，旨在为视频监视、汽车驾驶员辅助以及工厂自动化等高端嵌入式应用提供所需的处理能力与计算性能。这款基于ARM处理器的SoC可满足复杂嵌入式系统的高性能、低功耗和多核处理能力等要求。 ZYNQ的本质特征，是它组合了一个双核ARM Cortex-A9处理器和一个传统的现场可编程门阵列（FPGA）逻辑部件。由于该新型器件的可编程逻辑部分基于赛灵思28nm工艺的7系列FPGA，因此该系列产品的名称中添加了“7000”，以保持与7系列FPGA的一致性，同时也方便日后本系列新产品的命名。 ZYNQ的全称是Zynq-7000All ProgrammableSoC，也就是说，ZYNQ实际上是一个片上系统（System on Chip，SoC）。那么，什么是“SoC”？ 一个能够实现一定功能的电路系统由多个模块构成，如处理器、接口、存储器、模数转换器等等。这些功能模块可以由分立的器件来实现，然后在印刷电路板（PCB）上组合起来，最终形成板上系统（System-on-a-Board）。板上系统的示意图如下所示：
在上图所示的板上系统中，绿色的矩形代表印刷电路板（PCB），上面各种颜色的小矩形代表了系统中各个功能模块，如存储器等。这些模块的功能都由一个个独立的硅芯片分别实现的，它们之间通过PCB上的金属走线连接，最终构成一个完整的系统。 而片上系统（System-on-Chip）指的是在单个硅芯片就可以实现整个系统的功能，其示意图如下所示：
如上图所示，片上系统SoC在一个芯片里就实现了存储、处理、逻辑和接口等各个功能模块，而不是像板上系统那样，需要用几个不同的物理芯片来实现。与板上系统相比，SoC的解决方案成本更低，能在不同的系统单元之间实现更快更安全的数据传输，具有更高的整体系统速度、更低的功耗、更小的物理尺寸和更好的可靠性。 在过去，SoC这个术语常用于指专用集成电路（Application Specific IntegratedCircuit，ASIC）。基于 ASIC的SoC的代表性例子包括在PC、平板和智能手机上使用的处理器，如华为旗舰手机中的麒麟系列芯片。这些处理器典型地是由至少两个处理器核、存储器、图形处理器、接口和其他功能模块组合起来的。基于ASIC的SoC的主要缺点有两个：1、开发周期长且成本巨大；2、缺乏灵活性。开发ASIC时不可重用的工程投入是巨大的，使得这种SoC类型只适合于大批量而且寿命有限的产品中。 ASIC SoC的局限性导致它们不适用于很多应用，特别是当快速投入市场能力、灵活性和升级能力已经成为重要的关键因素。对于小批量或中批量的产品，ASICSoC 也不是好的解决方案。 可编程片上系统（SOPC，System-on-Progammable-Chip）为上述应用提供了一个更灵活的解决方案：一种在可编程、可重新配置的芯片上实现的SoC。其中，可编程的芯片指的就是FPGA。FPGA天生的灵活性使其可以被随心所欲地重新配置，以实现不同系统的功能，包括嵌入式处理器。和使用ASIC来实现SoC相比，FPGA能构成更为基础灵活的平台，方便系统的升级。 相比于SOPC，ZYNQ为实现灵活的SoC提供了一个更加理想的平台：Xilinx将其打造成“全可编程片上系统（APSoC，All-Programmable SoC）”。它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可扩展性。 ZYNQ是由两个主要部分组成的：一个由双核ARM Cortex-A9为核心构成的处理系统（PS，Processing System），和一个等价于一片FPGA的可编程逻辑（PL，Programmable Logic）部分。ZYNQ架构的简化模型如下图所示：
在上图中，PS具有固定的架构，包含了处理器和系统的存储器；而PL完全是灵活的，给了设计者一块“空白画布”来创建定制的外设。 在ZYNQ上，ARMCortex-A9 是一个应用级的处理器，能运行像 Linux 这样的操作系统，而可编程逻辑是基于Xilinx 7系列的FPGA架构。ZYNQ架构实现了工业标准的AXI接口，在芯片的两个部分之间实现了高带宽、低延迟的连接。这意味着处理器和逻辑部分各自都可以发挥最佳的用途，而不会产生在两个分立器件之间的接口开销。与此同时，又能获得系统被简化为单一芯片所带来的好处，包括物理尺寸和整体成本的降低。 1.2 FPGA简介通过前面的介绍，我们知道ZYNQ中集成了ARM处理器与FPGA。ZYNQ作为一款全可编程SoC，其中FPGA的硬件可编程性功不可没。那么FPGA是什么呢，它的灵活性又从何而来呢？ 1）数字集成电路的发展 在数字集成电路中，门电路是最基本的逻辑单元，用以实现最基本的逻辑运算（与、或、非）和复合逻辑运算（与非、异或等）。与上述逻辑运算相对应，常用的门电路有与门、或门、非门、与非门、异或门等，其电路符号如下图所示：
在最初的数字逻辑电路中，每个门电路都是用若干个分立的半导体器件和电阻、电容连接而成的。不难想象，用这种单元电路组成大规模的数字电路是非常困难的，这就严重制约了数字电路的普遍应用。1961年，美国德州仪器公司（TI）率先将数字电路的元器件制作在同一片硅片上，制成了集成电路（Intergrated Circuits，IC），并迅速取代了分立器件电路。 早期的数字逻辑设计需要设计师在一块电路板上或者如下图所示的面包板上用导线将多个芯片连接在一起。每个芯片包含一个或多个逻辑门，或者一些简单的逻辑结构（比如触发器或多路复用器等）。如下图中所示的芯片是在1960和1970年代，很多设计中都会使用的德州仪器7400系列的器件。
自20世纪60年代以来，随着集成电路工艺水平的不断进步，集成电路的集成度也不断提高。数字集成电路经历了从小规模集成电路（Small Scale Integrated circuit，SSI），到中规模集成电路（Medium Scale Integrated circuit，MSI），再到大规模集成电路（Large Scale Integrated circuit，LSI），然后是超大规模集成电路（Very Large Scale Integrated circuit，VLSI），以及甚大规模集成电路（Ultra Large Scale Integrated circuit，ULSI）的发展过程。今天我们已经可以把十分复杂的数字系统制作在一个很小的硅片上，构成“片上系统”。 2）FPGA的由来 我们从逻辑功能的特点上将数字集成电路分类，可以分为通用型和专用型两类。前面介绍到的中、小规模集成电路（如74系列）都属于通用型数字集成电路。它们的逻辑功能都比较简单，而且是固定不变的。由于它们的这些功能在组成复杂数字系统时经常要用到，所以这些器件具有很强的通用性。 从理论上来讲，用这些通用型的中、小规模集成电路可以组成任何复杂的数字系统。随着集成电路的集成度越来越高，如果能把所设计的数字系统做成一片大规模集成电路，则不仅能减小电路的体积、重量和功耗，而且可以使电路的可靠性大为提高。像这种为某种专门用途而设计的集成电路称为专用集成电路，即所谓的ASIC（ApplicationSpecific Integrated Circuit）。 ASIC的使用在生产、生活中非常普遍，比如手机、平板电脑中的主控芯片都属于专用集成电路。
图1.2.3华为Mate 30手机中的麒麟990芯片 虽然ASIC有诸多优势，但是在用量不大的情况下，设计和制造这样的专用集成电路不仅成本很高，而且设计制造的周期也很长。可编程逻辑器件（Programmable Logic Device，PLD）的出现成功解决了这个矛盾。 可编程逻辑器件PLD是作为一种通用器件生产，但它的逻辑功能是由用户通过对器件进行编程来设定的。而且有些PLD的集成度很高，足以满足设计一般数字系统的需要。这样就可以由设计人员自行编程从而将一个数字系统“集成”在一片PLD上，做成“片上系统”（System on Chip，SoC），而不必去请芯片制造厂商设计和制作专用集成电路芯片了。 最后，我们再来总结一下这三种数字集成电路之间的差异。通用型数字集成电路和专用集成电路内部的电路连接都是固定的，所以它们的逻辑功能也是固定不变的。而可编程逻辑器件则不同，它们内部单元之间的连接是通过“写入”编程数据来确定的，写入不同的编程数据就可以得到不同的逻辑功能。 自20世纪70年代以来，PLD的研制和应用得到了迅速的发展，相继开发出了多种类型和型号的产品。PLD的发展历程如下图所示：
目前常见的PLD大体上可以分为SPLD（simple PLD，简单PLD）、CPLD（complex PLD，复杂PLD）和FPGA（field-programmable gate array，现场可编程门阵列）。SPLD中又可分为PLA、PAL和GAL几种类型。FPGA也是一种可编程逻辑器件，但由于在电路结构上与早期已经广为应用的PLD不同，所以采用FPGA这个名称，以示区别。 通过对数字电路的学习我们知道，任何一个逻辑函数式都可以变换成与-或表达式，因而任何一个逻辑函数都能用一级与逻辑电路和一级或逻辑电路来实现。PLD最初的研制思想就来源于此。
上图是SPLD中PAL（可编程阵列逻辑）的电路结构图。通过对输入端（inputs）到与门之间的可编程阵列（programmablearray）进行编程，利用PAL可以获得不同形式的组合逻辑函数。数字电路课程告诉我们，任何逻辑函数式都可以转化为若干乘积项（producttems）之和的形式，亦称“积之和”形式。通过对可编程阵列进行编程，与逻辑电路输出所需要的乘积项，再通过或逻辑电路将这些乘积项相加，就得到了最终的功能输出。然后该输出送给输出电路中的寄存器用于存储或者同步，当然也可以忽略寄存器直接输出。这就是PAL作为一种“可编程逻辑器件”能够实现不同逻辑功能的原理。 通过扩展SPLD的概念就可以得到CPLD。CPLD是复杂可编程逻辑器件，相当于将多个PAL用可编程互联阵列（Programmable Interconnect Array，PIA）连接起来，形成一个大的PLD，如下图所示：
上图中的Logic block（逻辑块）通常被称为逻辑阵列模块，或者LAB（Logic Array Block）。每个LAB相当于一个PAL电路，不同型号的CPLD器件可以包含十几个甚至上百个LAB。通过PIA将这些LAB连接起来，就可以构成规模更大的逻辑电路了。另外，在PAL中，I/O管脚是直接连接到逻辑的。而在CPLD中，I/O管脚是通过PIA从器件的主要逻辑中分离出来的。I/O管脚有它自己的控制逻辑，I/O控制单元可以根据需要将相应的引脚设置成输入、输出或双向工作模式。 CPLD相对于SPLD最大的优势就是拥有更大的逻辑资源和布线的可能性。CPLD中LAB逻辑和PIA是完全可编程的，使得它具有在单芯片中非凡的设计灵活性。CPLD的I/O特性和功能也远比SPLD中简单的I/O更有价值。 FPGA是在PAL、GAL和CPLD等可编程逻辑器件的基础上进一步发展的产物，但是FPGA和其前辈CPLD有着非常大的差异。 FPGA由许多“可配置逻辑模块”（ConfigurableLogic Block，CLB）、输入/输出单元（I/OBlock，IOB）和分布式的可编程互联矩阵（Programmable Interconnection Matrix，PIM）组成。在FPGA中，CLB被布置成阵列的形式，如图1.2.7所示。可编程的布线资源分布在CLB与CLB之间，像大城市的街道一样纵横联接。这些布线资源分为行互联和列互联，可以跨过整个器件，也可以是局部CLB之间的互联。 我们将图1.2.6与图1.2.7进行对比可以发现，FPGA中的布线资源看上去似乎比CPLD中的互联阵列更简单，但它实际上提供了更大的功能性和连通性。FPGA中的布线资源使得器件中所有的逻辑资源都可以与芯片内其他资源进行通信，这种结构可以实现更大容量、低成本的逻辑器件。
在前面所讲的各种SPLD和CPLD电路中，都采用了与或逻辑阵列加上输出逻辑单元的结构形式。而FPGA则采用了完全不同的电路结构形式（查找表，LUT），有关FPGA的结构我们将在本章ZYNQ PL简介中作详细介绍。 3）FPGA的用途 在介绍FPGA的用途之前，先给大家讲一个笑话： 话说一个资深工程师出国的时候带了一块FPGA开发板。 海关问道：“这是什么东西？” 工程师说：“FPGA开发板”。 海关又问：“FPGA是什么？”。 工程师回答说：“你想让它是什么，它就是什么（It can be whatever you want）” 能看懂这个笑话就说明你已经对FPGA有了一定的了解。作为一种可编程器件，FPGA能实现任何数字器件的功能，上至高性能CPU，下至简单的74电路，都可以用FPGA来实现。FPGA就像一张白纸，任由你在上面涂鸦或者作画；FPGA又如同一堆积木，随便你用来搭建城堡或者玩“过家家”。 FPGA是什么这个问题可能不太好回答。但是如果说FPGA用来干什么，那么答案就显而易见了。你可能都还没意识到，在我们的生活中，FPGA已经无处不在了。从你家里使用的高清电视，到附近的无线电接收塔；从银行门口的ATM机，到微软数据中心的服务器，都可以看到FPGA的身影。
如上图所示，FPGA广范应用在汽车、军用装备、图像处理、有线和无线通信、医药，以及工业控制等诸多领域。 可编程逻辑天生就为并行地实现算法提供了理想的资源。比如在图像处理中，要同时对大量的像素点进行数学运算，而FPGA就很适合像这种像素点级别的图像处理所需的快速、并行的操作。 FPGA并行的特性决定了它在某些特定行业应用上具有得天独厚的优势，例如在医疗领域。医学影像比普通图像纹理更多，分辨率更高，相关性更大。因此，为严格确保临床应用的可靠性，对图像的压缩、分割等预处理、图像分析及图像理解等要求更高。这些要求恰恰可以充分发挥FPGA的优势，通过FPGA加速图像压缩进程、删除冗余、提高压缩比、并确保图像诊断的可靠性。 在金融领域，由于采用流水线逻辑体系结构，数据流处理要求低延时，高可靠性。这在金融交易风险建模算法应用中是重要的关键点，而FPGA正具备了这种优势。类似的行业和领域还有很多，特别是在深度学习和神经网络，以及图像识别和自然语言处理等领域，FPGA正显示出其独有的优势。 1.3 ZYNQ PL简介ZYNQ PL部分等价于Xilinx 7系列FPGA，因此我们将首先介绍FPGA的架构。 简化的FPGA基本结构由6部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等，如下图所示：
每个单元的基本概念介绍如下。 1) 可编程输入/输出单元 输入/输出（Input/Ouput）单元简称I/O单元，它们是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配需求，为了使FPGA具有更灵活的应用，目前大多数FPGA的I/O单元被设计为可编程模式，即通过软件的灵活配置，可以适配不同的电气标准与I/O物理特性；可以调整匹配阻抗特性、上下拉电阻、以及调整驱动电流的大小等。 可编程I/O单元支持的电气标准因工艺而异，不同芯片商、不同器件的FPGA支持的I/O标准不同，一般来说，常见的电气标准有LVTTL，LVCMOS，SSTL，HSTL，LVDS，LVPECL和PCI等。值得一提的是，随着ASIC工艺的飞速发展，目前可编程I/O支持的最高频率越来越高，一些高端FPGA通过DDR寄存器技术，甚至可以支持高达2Gbit/s的数据数率。 ZYNQ上的通用输入/输出功能（IOB）合起来被称作SelectIO资源，它们被组织成50个IOB一组。每个IOB有一个焊盘，是与外部世界连接来做单个信号的输入或输出的。每个IOB还包含一个IOSERDES资源，可以做并行和串行数据的可编程转换。
2) 基本可编程逻辑单元 基本可编程逻辑单元是可编程逻辑的主体，可以根据设计灵活地改变其内部连接与配置，完成不同的逻辑功能。FPGA一般是基于SRAM工艺的，其基本可编程逻辑单元几乎都是由查找表（LUT，Look Up Table）和寄存器（Register）组成。Xilinx 7系列FPGA内部查找表为6输入，查找表一般完成纯组合逻辑功能。FPGA内部寄存器结构相当灵活，可以配置为带同步/异步复位或置位，时钟使能的触发器，也可以配置成锁存器，FPGA依赖寄存器完成同步时序逻辑设计。 一般来说，比较经典的基本可编程逻辑单元的配置是一个寄存器加一个查找表，但是不同厂商的寄存器与查找表也有一定的差异，而且寄存器与查找表的组合模式也不同。当然这些可编程逻辑单元的配置结构随着器件的不断发展也在不断更新，最新的一些可编程逻辑器件常常根据需求设计新的LUT和寄存器的配置比率，并优化其内部的连接构造。 例如，Altera可编程逻辑单元通常被称为LE（LogicElement），由一个寄存器加一个LUT构成。Altera大多数FPGA将10个LE有机地组合在一起，构成更大的功能单元——逻辑阵列模块（LAB，Logic Array Block）。LAB中除了LE还包含LE之间的进位链，LAB控制信号，局部互联线资源，LUT级联链，寄存器级联链等连线与控制资源。 Xilinx 7系列FPGA中的可编程逻辑单元叫CLB（ConfigurableLogic Block，可配置逻辑块）每个CLB 里包含两个逻辑片（Slice）。每个Slice由4 个查找表、8个触发器和其他一些逻辑所组成的。CLB示意图如下所示：
CLB是逻辑单元的最小组成部分，在PL中排列为一个二维阵列，通过可编程互联连接到其他类似的资源。每个 CLB 里包含两个逻辑片，并且紧邻一个开关矩阵，如下图所示： 3) 嵌入式块RAM 目前大多数FPGA都有内嵌的块RAM（Block RAM），FPGA内部嵌入可编程RAM模块，大大地拓展了FPGA的应用范围和使用灵活性。不同器件商或不同器件族的内嵌块RAM的结构不同，Lattice常用的块RAM大小是9KBIT；Altera的块RAM最灵活，一些高端器件内部同时含有3种块RAM结构，分别是M512 RAM，M4K RAM，M9K RAM。 Zynq-7000里的块RAM和Xilinx 7列FPGA里的那些块RAM是等同的，它们可以实现RAM、ROM 和先入先出（FirstIn First Out，FIFO）缓冲器。每个块 RAM 可以存储最多36KB的信息，并且可以被配置为一个36KB的RAM或两个独立的18KB RAM。默认的字宽是18位，这样的配置下每个RAM含有2048 个存储单元。RAM 还可以被“重塑”来包含更多更小的单元（比如4096个单元x9位，或8192x4位），或是另外做成更少更长的单元（如1024单元x36位512x72位）。把两个或多个块RAM组合起来可以形成更大的存储容量。PL中的块RAM示意图如下所示： 需要补充的一点是，除了块RAM，还可以灵活地将LUT配置成RAM，ROM，FIFO等存储结构，这种技术被称为分布式RAM。根据设计需求，块RAM的数量和配置方式也是器件选型的一个重要标准。 4) 丰富的布线资源 布线资源连通FPGA内部的所有单元，而连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。FPGA芯片内部有着丰富的布线资源，这些布线资源根据工艺、长度、宽度和分布位置的不同而划分为4类不同的类别： 第一类是全局布线资源，用于芯片内部全局时钟和全局复位/置位的布线； 第二类是长线资源，用以完成芯片Bank间的高速信号和第二全局时钟信号的布线； 第三类是短线资源，用于完成基本逻辑单元之间的逻辑互连和布线； 第四类是分布式的布线资源，用于专有时钟、复位等控制信号线。 在实际中设计者不需要直接选择布线资源，布局布线器可自动地根据输入逻辑网表的拓扑结构和约束条件选择布线资源来连通各个模块单元。从本质上讲，布线资源的使用方法和设计的结果有直接的关系。 5) 底层嵌入功能单元 底层嵌入功能单元的概念比较笼统，这里我们指的是那些通用程度较高的嵌入式功能模块，比如PLL（Phase Locked Loop）、DLL（Delay Locked Loop）、DSP、CPU等。随着FPGA的发展，这些模块被越来越多地嵌入到FPGA的内部，以满足不同场合的需求。 目前大多数FPGA厂商都在FPGA内部集成了DLL或者PLL硬件电路，用以完成时钟的高精度、低抖动的倍频、分频、占空比调整、相移等功能。目前，高端FPGA产品集成的DLL和PLL资源越来越丰富，功能越来越复杂，精度越来越高。 另外，越来越多的高端FPGA产品将包含DSP或CPU等硬核，从而FPGA将由传统的硬件设计手段逐步过渡到系统级设计平台。例如Altera的Stratix IV、Stratix V等器件内部集成了DSP核；Xilinx的Virtes II和Virtex II pro系列FPGA内部集成了Power PC450的处理器。FPGA内部嵌入DSP或CPU等处理器，使FPGA在一定程度上具备了实现软硬件联合系统的能力，FPGA正逐步成为SOPC的高效设计平台。 6) 内嵌专用硬核 这里的内嵌专用硬核与前面的底层嵌入单元是有区分的，这里讲的内嵌专用硬核主要指那些通用性相对较弱，不是所有FPGA器件都包含硬核。 在ZYNQ的PL端有一个数模混合模块——XADC，它就是一个硬核。XADC包含两个模数转换器（ADC），一个模拟多路复用器，片上温度和片上电压传感器等。我们可以利用这个模块监测芯片温度和供电电压，也可以用来测量外部的模拟电压信号。 7) ZYNQ PL架构 在介绍完FPGA的基本结构之后，我们给出ZYNQPL架构的示意图，如下所示： 1.4 ZYNQ PS简介虽然我们在前面花费了大量的篇幅来介绍ZYNQ的PL部分，但是ZYNQ实际上是一个以处理器为核心的系统，PL只是它的一个外设。Zynq-7000系列的亮点在于它包含了完整的ARM处理器系统，且处理器系统中集成了内存控制器和大量的外设，使Cortex-A9处理器可以完全独立于可编程逻辑单元。而且实际上在ZYNQ中，PL和PS两部分的供电电路是独立的，这样PS或PL部分不被使用的话就可以被断电。 在前面我们介绍SOPC时提到过，FPGA可以用来搭建嵌入式处理器，像Xilinx的MicroBlaze处理器或者Altera的Nios II处理器。像这种使用FPGA的可编程逻辑资源搭建的处理器我们称之为“软核”处理器，它的优势在于处理器的数量以及实现方式的灵活性。 而ZYNQ中集成的是一颗“硬核”处理器，它是硅芯片上专用且经过优化的硬件电路，硬核处理器的优势是它可以获得相对较高的性能。另外，ZYNQ中的硬件处理器和软核处理器并不冲突，我们完全可以使用PL的逻辑资源搭建一个Microblaze软核处理器，来和ARM硬核处理器协同工作。 需要注意的是，Zynq处理器系统里并非只有ARM处理器，还有一组相关的处理资源，形成了一个应用处理器单元（Application Processing Unit，APU），另外还有扩展外设接口、cache存储器、存储器接口、互联接口和时钟发生电路等。 ZYNQ处理器系统（PS）示意图如下所示，其中红色高亮区域为APU。 1) APU 如上图所示是APU的简化框图。APU主要是由两个ARM处理器核组成的，每个都关联了一些可计算的单元：一个NEONTM媒体处理引擎（Media Processing Engine，MPE）和浮点单元（FloatingPoint Unit，FPU）；一个内存管理单元（MemoryManagement Unit，MMU）；和一个一级 cache 存储器（分为指令和数据两个部分）。APU 里还有一个二级 cache 存储器，再往下还有片上存储器（On Chip Memory，OCM），这些是两个ARM处理器共用的。最后，由一个一致性控制单元（Snoop Control Unit，SCU）在 ARM核和二级cache及OCM存储器之间形成了桥连接。SCU还部分负责与PL对接，图中没有标出这个接口。 2) 外部接口 如图1.4.1所示，Zynq PS实现了众多接口，既有PS和PL之间的，也有PS和外部部件之间的。PS和外部接口之间的通信主要是通过复用的输入/输出（MultiplexedInput/Output，MIO）实现的，它提供了可以灵活配置的54个引脚，这表明外部设备和引脚之间的映射是可以按需定义的。当需要扩展超过54个引脚的时候可以通过扩展MIO（ExtendedMIO，EMIO）来实现，EMIO并不是PS和外部连接之间的直接通路，而是通过共用了PL的I/O资源来实现的。 PS中可用的I/O包括标准通信接口和通用输入/输出（General Purpose Input/Output，GPIO），GPIO 可以用做各种用途，包括简单的按钮、开关和 LED。如下图所示： 3) 存储器接口 Zynq-7000 APSoC上的存储器接口单元包括一个动态存储器控制器和几个静态存储器接口模块。动态存储器控制器可以用于DDR3、DDR3L、DDR2或LPDDR2。静态存储器控制器支持一个NAND闪存接口、一个Quad-SPI闪存接口、一个并行数据总线和并行 NOR 闪存接口。 4) 片上存储器 片上存储器包括256kB的RAM（OCM）和128kB的ROM（BootROM）。OCM支持两个64位AXI 从机接口端口，一个端口专用于通过APU SCU的CPU/ACP访问，而另一个是由PS和PL内其他所有的总线主机所共享的。BootROM是ZYNQ芯片上的一块非易失性存储器，它包含了ZYNQ所支持的配置器件的驱动。BootROM对于用户是不可见的，专门保留且只用于引导的过程。 5) AXI接口 ZYNQ将高性能ARM Cotex-A系列处理器与高性能FPGA在单芯片内紧密结合，为设计带来了如减小体积和功耗、降低设计风险，增加设计灵活性等诸多优点。在将不同工艺特征的处理器与FPGA融合在一个芯片上之后，片内处理器与FPGA之间的互联通路就成了ZYNQ芯片设计的重中之重。如果Cotex-A9与FPGA之间的数据交互成为瓶颈，那么处理器与FPGA结合的性能优势就不能发挥出来。 Xilinx从Spartan-6和Virtex-6系列开始使用AXI协议来连接IP核。在7系列和ZYNQ-7000APSoC器件中，Xilinx在IP核中继续使用AXI协议。AXI的英文全称是Advanced eXtensible Interface，即高级可扩展接口，它是ARM公司所提出的AMBA（AdvancedMicrocontroller Bus Architecture）协议的一部分。 AXI协议是一种高性能、高带宽、低延迟的片内总线，具有如下特点： 1、总线的地址/控制和数据通道是分离的； 2、支持不对齐的数据传输； 3、支持突发传输，突发传输过程中只需要首地址； 4、具有分离的读/写数据通道； 5、支持显著传输访问和乱序访问； 6、更加容易进行时序收敛。 在数字电路中只能传输二进制数0和1，因此可能需要一组信号才能高效地传输信息，这一组信号就组成了接口。AXI4协议支持以下三种类型的接口： 1、AXI4：高性能存储映射接口。
2、AXI4-Lite：简化版的AXI4接口，用于较少数据量的存储映射通信。
3、AXI4-Stream：用于高速数据流传输，非存储映射接口。 在这里首先我们首先解释一下存储映射（MeamoryMap）这一概念。如果一个协议是存储映射的，那么主机所发出的会话（无论读或写）就会标明一个地址。这个地址对应于系统存储空间中的一个地址，表明是针对该存储空间的读写操作。 AXI4协议支持突发传输，主要用于处理器访问存储器等需要指定地址的高速数据传输场景。AXI-Lite为外设提供单个数据传输，主要用于访问一些低速外设中的寄存器。而AXI-Stream接口则像FIFO一样，数据传输时不需要地址，在主从设备之间直接连续读写数据，主要用于如视频、高速AD、PCIe、DMA接口等需要高速数据传输的场合。 在PS和PL之间的主要连接是通过一组9个AXI接口，每个接口有多个通道组成。这些形成了PS内部的互联以及与PL的连接，如下图所示：
我们将上图中的接口总结如下所示： 上图给出了每个接口的简述，标出了主机和从机（按照惯例，主机是控制总线并发起会话的，而从机是做响应的）。需要注意的是，接口命名的第一个字母表示的是PS的角色，也就是说，第一个字母“M”表示 PS 是主机，而第一个字母“S”表示 PS 是从机。 上图中PS和PL之间的9个AXI接口可以分成三种类型： 1、通用AXI（GeneralPurpose AXI）：一条 32 位数据总线，适合PL和PS之间的中低速通信。接口是透传的不带缓冲。总共有四个通用接口：两个PS做主机，另两个PL做主机。 2、加速器一致性端口（Accelerator Coherency Port）：在 PL和APU内的SCU之间的单个异步连接，总线宽度为64位。这个端口用来实现APU cache和PL的单元之间的一致性。PL 是做主机的。 3、高性能端口（High Performance Ports）：四个高性能 AXI 接口，带有FIFO缓冲来提供“批量”读写操作，并支持PL和PS中的存储器单元的高速率通信。数据宽度是32或64位，在所有四个接口中PL 都是做主机的。 上面的每条总线都是由一组信号组成的，这些总线上的会话是根据AXI4总线协议进行通信的。有关AXI4协议更详细的内容，我们将在后续的章节进行介绍。
| 
/2 
|手机版|OpenEdv-开源电子网
( 粤ICP备12000418号-1 )
发表于 2020-5-18 17:05:16
