ZYNQ 7020 PL经AXI DMA向PS写数据出现AXI DMA错误中断

HC1 · 发表于 2020-5-14 09:52:56

你好，技术请教：

使用的是正点原子7020开发板+黑金AC7202，想控制PL经AXI DMA向PS写数据，发现都是出现同样的错误。

框架如下图

Block Design如下图：

控制模块Ctrl为自写，向Data FIFO写数据，经AXI DMA发送至内存，但SDK调试时发现出了BUG，主要是AXI DMA模块出现错误中断，此后不能再传输数据，即不再进入DMA中断。

AXI DMA中断产生了错误中断，下图，第一次进入：IrqStatus（黄色，S2MM_DMASR寄存器中的三个中断状态位）为0x00005000（错误0x00004000和接收完成中断0x00001000），之后不会再触发中断。

AXI DMA配置如下：

AXI4-Stream Data FIFO配置如下：

项目文件：大概73MB，链接: https://pan.baidu.com/s/1IrIrCbJBVJXuwJUjOKSG7Q 提取码: kmxc

想咨询两个问题：1、到底哪里出现了问题，整个框架的问题还是Ctrl模块的问题么？2、能提供解决思路么？

非常感谢！

QinQZ · 发表于 2020-5-14 11:43:40

我前段时间调试AXI DMA也遇到过DMA错误中断的问题，是因为DMA启动传输函数（XAxiDma_SimpleTransfer）里设置的传输个数，和AXI-Stream DataFIFO里单次传输的数据量差距较大导致的。你可以尝试把DMA启动传输函数里的传输个数设置大一点试试。

青灯QD · 发表于 2020-12-9 16:34:13

问题解决了吗

gongcsf · 发表于 2020-12-21 08:45:14

我弄这个弄了半个星期。dma不要启用SG .自己设置个传输记数器。DMA没有传输完成中断。

MISUMI米思米 · 发表于 2023-3-28 15:37:58

帐号		自动登录	找回密码
密码			立即注册

[XILINX] ZYNQ 7020 PL经AXI DMA向PS写数据出现AXI DMA错误中断