OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 12759|回复: 10

音频数据接口TDM8转IIS格式

[复制链接]

3

主题

18

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
2950
金钱
2950
注册时间
2017-5-18
在线时间
248 小时
发表于 2020-5-14 09:38:02 | 显示全部楼层 |阅读模式
最近在做多种音频数据格式的解析和相互转换,如TDM、IIS、AES3、MADI等,现分享TDM转IIS,实测有效。

TDM_to_IIS_V2.rar

1.04 MB, 下载次数: 267

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

21

主题

81

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
273
金钱
273
注册时间
2020-6-8
在线时间
70 小时
发表于 2020-8-14 17:46:30 | 显示全部楼层
大佬,有做到AES3转IIS吗,最近做了一个,测试出来有爆音
回复 支持 反对

使用道具 举报

3

主题

18

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
2950
金钱
2950
注册时间
2017-5-18
在线时间
248 小时
 楼主| 发表于 2020-8-21 10:59:33 | 显示全部楼层
15125413637 发表于 2020-8-14 17:46
大佬,有做到AES3转IIS吗,最近做了一个,测试出来有爆音

48k会抖动吗?
回复 支持 反对

使用道具 举报

21

主题

81

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
273
金钱
273
注册时间
2020-6-8
在线时间
70 小时
发表于 2020-8-21 16:42:24 | 显示全部楼层

会抖动,而且有尖峰脉冲一样的东西,i2s的各个信号是外部给的,CPLD上使用计数器的方法得到数据,然后判断lrc的跳变发数据,但是我发现LRC会与AES信号不停的交错,导致我的数据也会交错的发送,理论来说LRC电平持续时间和AES一段子帧的时间应该是一样的,即使对不齐也应该恒定,但是他现在出现的交错的表现,我怀疑是这个交错的原因导致输出音频数据波形出现抖动,在某些时候LRC和AES数据对齐的时候,会出现占位,丢数据,导致脉冲的出现,也不知道是不是这个原因,大佬有见解吗
信仰自由
回复 支持 反对

使用道具 举报

3

主题

18

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
2950
金钱
2950
注册时间
2017-5-18
在线时间
248 小时
 楼主| 发表于 2020-8-21 22:59:59 | 显示全部楼层
15125413637 发表于 2020-8-21 16:42
会抖动,而且有尖峰脉冲一样的东西,i2s的各个信号是外部给的,CPLD上使用计数器的方法得到数据,然后判 ...

48k不稳,那肯定会有噪声,你用的48k一定要是从AES种恢复的,例如通过8421芯片恢复的48k,它的抖动大约在20ns,如果用fpga直接恢复大约是100ns,这是我自己做的实验数据。
回复 支持 反对

使用道具 举报

3

主题

18

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
2950
金钱
2950
注册时间
2017-5-18
在线时间
248 小时
 楼主| 发表于 2020-8-21 23:06:27 | 显示全部楼层
15125413637 发表于 2020-8-21 16:42
会抖动,而且有尖峰脉冲一样的东西,i2s的各个信号是外部给的,CPLD上使用计数器的方法得到数据,然后判 ...

你用的48k不会是fpga时钟分频来的把?48k必须是从音频信号恢复来的,再判断跳变沿转成其他格式
回复 支持 反对

使用道具 举报

21

主题

81

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
273
金钱
273
注册时间
2020-6-8
在线时间
70 小时
发表于 2020-9-30 10:37:27 | 显示全部楼层
大佬,能和我说说你做AES解码转i2s的思路吗
信仰自由
回复 支持 反对

使用道具 举报

21

主题

81

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
273
金钱
273
注册时间
2020-6-8
在线时间
70 小时
发表于 2020-9-30 10:40:01 | 显示全部楼层
茆长远 发表于 2020-8-21 23:06
你用的48k不会是fpga时钟分频来的把?48k必须是从音频信号恢复来的,再判断跳变沿转成其他格式

我发现可能是我AES解码那里有问题,可能是有亚稳态造成,但是我那个思路是异步逻辑设计,做不了静态时钟约束
信仰自由
回复 支持 反对

使用道具 举报

3

主题

18

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
2950
金钱
2950
注册时间
2017-5-18
在线时间
248 小时
 楼主| 发表于 2020-10-10 16:29:40 | 显示全部楼层
15125413637 发表于 2020-9-30 10:40
我发现可能是我AES解码那里有问题,可能是有亚稳态造成,但是我那个思路是异步逻辑设计,做不了静态时钟 ...

所有的问题是你的48k哪里来的?
回复 支持 反对

使用道具 举报

21

主题

81

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
273
金钱
273
注册时间
2020-6-8
在线时间
70 小时
发表于 2020-10-13 18:52:55 | 显示全部楼层
茆长远 发表于 2020-10-10 16:29
所有的问题是你的48k哪里来的?

用的外部DSP出来的
信仰自由
回复 支持 反对

使用道具 举报

0

主题

3

帖子

0

精华

新手上路

积分
32
金钱
32
注册时间
2021-12-10
在线时间
9 小时
发表于 2022-2-9 13:18:37 | 显示全部楼层
请问博主该程序如何运行,是否有说明文档呢?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-22 17:16

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表