OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3096|回复: 3

关于F4的FSMC驱动TFTlcd的时序问题

[复制链接]

1

主题

3

帖子

0

精华

新手上路

积分
38
金钱
38
注册时间
2019-8-20
在线时间
10 小时
发表于 2020-3-18 00:06:01 | 显示全部楼层 |阅读模式
1金钱
    在程序中有这么几行代码:
     readWriteTiming.FSMC_AddressSetupTime = 0XF;         //地址建立时间(ADDSET)为16个HCLK 1/168M=6ns*16=96ns       

     readWriteTiming.FSMC_DataSetupTime = 60;                        //数据保存时间为60个HCLK        =6*60=360ns


  writeTiming.FSMC_AddressSetupTime =9;              //地址建立时间(ADDSET)为9个HCLK =54ns

  writeTiming.FSMC_DataSetupTime = 9;                 //数据保存时间为6ns*9个HCLK=54ns

后面确定是主控芯片ID是5510后程序改了时序:
                FSMC_Bank1E->BWTR[6]&=~(0XF<<0);//地址建立时间(ADDSET)清零          
                FSMC_Bank1E->BWTR[6]&=~(0XF<<8);//数据保存时间清零
                FSMC_Bank1E->BWTR[6]|=3<<0;                //地址建立时间(ADDSET)为3个HCLK =18ns           
                FSMC_Bank1E->BWTR[6]|=2<<8;         //数据保存时间(DATAST)为6ns*3个HCLK=18ns


/*以上来自程序例程*/
想问一下这个时序是根据NT5510 datasheet来的吗?如果是是怎么看啊,是根据什么来设置
NT35510timer.jpg

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

1

主题

3

帖子

0

精华

新手上路

积分
38
金钱
38
注册时间
2019-8-20
在线时间
10 小时
 楼主| 发表于 2020-3-25 23:17:05 | 显示全部楼层
对 ILI9341 来说,其实就是 RD 低电平持续时间,
一般为 355ns。而一个 HCLK 时钟周期为 6ns 左右(1/168Mhz),为了兼容其他屏,我们这里设
置 DATAST 为 60,也就是 60 个 HCLK 周期,时间大约是 360ns。
ADDSET[3:0]:地址建立时间。其建立时间为: ADDSET 个 HCLK 周期,最大为 15 个 HCLK
周期。对 ILI9341 来说,这里相当于 RD 高电平持续时间,为 90ns,我们设置 ADDSET 为 15,
即 15*6=90ns。抱歉没仔细看
回复

使用道具 举报

2

主题

4

帖子

0

精华

初级会员

Rank: 2

积分
55
金钱
55
注册时间
2020-1-21
在线时间
13 小时
发表于 2020-3-26 09:20:01 | 显示全部楼层
找到时序图看啊
回复

使用道具 举报

1

主题

3

帖子

0

精华

新手上路

积分
38
金钱
38
注册时间
2019-8-20
在线时间
10 小时
 楼主| 发表于 2020-4-5 12:37:05 | 显示全部楼层
已经解决了,开发指南说得很清楚了,因为自己太急没注意看。抱歉啊..
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-5-2 17:45

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表