OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 5546|回复: 3

[ALTERA] cyclone V怎么使用pll进行分频倍频

[复制链接]

2

主题

9

帖子

0

精华

初级会员

Rank: 2

积分
77
金钱
77
注册时间
2020-3-9
在线时间
24 小时
发表于 2020-3-9 17:00:17 来自手机 | 显示全部楼层 |阅读模式
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

2016

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5623
金钱
5623
注册时间
2018-10-21
在线时间
1593 小时
发表于 2020-3-10 14:06:02 | 显示全部楼层
和Cyclone IV版本添加方法一样。可能是你的Quartus版本,和旧版本的锁相环IP核名称不一样
回复 支持 反对

使用道具 举报

2

主题

9

帖子

0

精华

初级会员

Rank: 2

积分
77
金钱
77
注册时间
2020-3-9
在线时间
24 小时
 楼主| 发表于 2020-3-10 16:03:34 来自手机 | 显示全部楼层
QinQZ 发表于 2020-3-10 14:06
和Cyclone IV版本添加方法一样。可能是你的Quartus版本,和旧版本的锁相环IP核名称不一样

谢谢,我试试
回复 支持 反对

使用道具 举报

1

主题

21

帖子

0

精华

新手上路

积分
35
金钱
35
注册时间
2019-5-3
在线时间
7 小时
发表于 2020-5-13 23:55:59 | 显示全部楼层
xilinx是调用IP核,设置你的硬件基准时钟,然后在output里面生产各种相位的各种时钟。altera应该也一样
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-27 08:30

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表